JPH01100924A - アクティプマトリクス基板の製造方法 - Google Patents

アクティプマトリクス基板の製造方法

Info

Publication number
JPH01100924A
JPH01100924A JP25885087A JP25885087A JPH01100924A JP H01100924 A JPH01100924 A JP H01100924A JP 25885087 A JP25885087 A JP 25885087A JP 25885087 A JP25885087 A JP 25885087A JP H01100924 A JPH01100924 A JP H01100924A
Authority
JP
Japan
Prior art keywords
polycrystalline
gate line
active matrix
matrix substrate
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP25885087A
Other languages
English (en)
Other versions
JP2678903B2 (ja
Inventor
Eiichi Miura
栄一 三浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP62258850A priority Critical patent/JP2678903B2/ja
Publication of JPH01100924A publication Critical patent/JPH01100924A/ja
Application granted granted Critical
Publication of JP2678903B2 publication Critical patent/JP2678903B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、液晶表示装置等に用いられるアクティブマト
リクス基板の製造方法に関する。
〔従来の技術〕
従来の、アクティブマトリクス基板の一画素分の平面図
を第４図に示す。又、第４図に於いてＡＢの破線で示ず
部分の断面図を第３図に示す。第３図において、ガラス
、石英等の絶縁Ｌ＆仮２００上に、多結晶Ｓｉで形成さ
れたゲートライン２０１をプラズマ状態のＣＦ、と、全
体流ａ比の０〜１０％のＯ３を用いて形成する。ゲート
ライン２０１上に８間絶縁膜２０２を形成した後、Ａρ
、ＩＴＯ等のソースライン２０３を配線形成する。
〔発明が解決しようとする間堰点〕
しかし、従来のゲートラインの加工条件では該ゲートラ
インの断面形状は、第３図に示すような形状となり、該
ゲートラインと交差するソースライン２０３が断線する
ことがある。
〔問題点を解決するための手段〕
本発明のアクティブマトリクス基板の製造方法は、複数
本のゲートライン。該ゲートラインに直交する複数本の
ソースライン、該ゲートライン及びソースラインの直交
する領域に形成された液晶駆動用素子から形成されるア
クティブマトリクス基板に於いて、前記ゲートラインを
多結晶Ｓｉで形成し、該多結晶Ｓｉのエツチングにはプ
ラズマ状態でのＣＦ、とＯｌを用い、且つ前記ＣＦ、と
Ｏｌの全体流量に対する０、の流量比は、５０〜７０％
であることを特徴とする。
〔実施例〕
以下１１本発明について実施例に基づき詳細に説明する
。
第１図は、本発明によるアクティブマトリクス基板の断
面図であり、第４図に示すアクティブマトリクス基板一
画素分の平面図、ＡＢの破線で示す部分の断面図である
。第１図において１００はガラス、石英等の絶縁基板、
１０１は多結晶Ｓｉより形成されたゲートライン、１０
２はＳｉＯｘから成る層間絶縁膜、１０３はＡρ、ＩＴ
Ｏなどで形成されたソースラインである。また、ゲート
ラインを構成する、多結晶Ｓｉのテーパー角は３０へ６
０＠である。
多結晶３４は減圧ＣＶＤ法などで形成され、ホトエッチ
法によりバクーニングされる。
多結晶Ｓｉ、１０１のテーパー角度はプラズマエツチン
グのガス組成によりコントロールすルことができる。
通常の多結晶Ｓｉエツチングのプラズマガス組成はＣＦ
、と０〜１０％程度のＯｌであるが、ＣＦ４に対するＯ
ｌの比率を上げると、多結晶Ｓｉのエツチングとレジス
！のエツチングが同時に進行し、多結晶Ｓｉのテーパー
角度が小さくなる。
テーパー角度を３０〜６０度に制御すると、居間絶縁膜
上に形成されるソースラインの断線が防止できる。
前記プラズマガス組成を、ＣＦ４とＯ２の混合ガスとし
、且つＯｌの比率を５０〜７０％とすれば、所望の多結
晶Ｓｉのテーパー角３０〜６０度が得られンースラ、イ
ンの断線を防止できる。　・このとき０．を全体流量比
の５０％以下でエツチングを行なうと、テーパー角度が
６０度以上となり、ソースライン断線が発生する。又、
０度７０％以上のＯ，プラズマを用いるとレジスト残膜
、　率が０％となり、多結晶Ｓｉがエツチングされ加工
精度の点で問題となる。
最後に、本実施例ではゲートラインを多結晶Ｓｉで説明
したが、本発明で言及しているゲートラインのテーパー
角度は、多結晶Ｓｉ以外の材料、例えばＡ　Ｊ２　、Ｔ
　ａ等の金属材料でも有効である。
〔発明の効果〕
本発明の効果は、ゲートラインに、３０°〜６０°のテ
ーパー形状を持た皆ることにより、ソースライン形成時
において、断線を無くすことができ、その結果、歩留り
を向上することができる。
【図面の簡単な説明】
第１図は、本発明におけるゲートラインとソースライン
の直交部における断面図である。 第２図は、多結晶Ｓｉのプラズマエッチにおける０、流
量比とテーパー角度、レジスト８ａ率との関係を示すグ
ラフである。 第３図は従来のゲートラインとソースライン直文部の断
面図である。 第４図はアクティブマトリクス基板の一画素分を示す平
面図である。 １００．２００・・・絶縁基板 １０１．２０１・・・ゲートライン １０２．２０２・・・層間絶Ｒ膜 １０３．２０３・・・ソースライン 以　　上 ９．１ぐ一輛組 ＠１１！１ 等２図 弔３反 弔４図

Claims (1)

    【特許請求の範囲】
  1. 　複数本のゲートライン、該ゲートラインに直交する複
    数本のソースライン。該ゲートライン及びソースライン
    の直交する領域に形成された液晶駆動用素子を形成する
    アクティブマトリクス基板の製造方法に於いて、前記ゲ
    ートラインを多結晶Ｓｉで形成し、該多結晶Ｓｉのエッ
    チングにはプラズマ状態でのＣＦ＿４とＯ＿２を用い、
    かつ前記ＣＦ＿４とＯ＿２の全体流量に対するＯ＿２の
    流量比は、５０〜７０％であることを特徴とするアクテ
    ィブマトリクス基板の製造方法。
JP62258850A 1987-10-14 1987-10-14 半導体装置の製造方法 Expired - Fee Related JP2678903B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62258850A JP2678903B2 (ja) 1987-10-14 1987-10-14 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62258850A JP2678903B2 (ja) 1987-10-14 1987-10-14 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH01100924A true JPH01100924A (ja) 1989-04-19
JP2678903B2 JP2678903B2 (ja) 1997-11-19

Family

ID=17325903

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62258850A Expired - Fee Related JP2678903B2 (ja) 1987-10-14 1987-10-14 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2678903B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0348247U (ja) * 1989-09-19 1991-05-08
US6441500B1 (en) 1999-09-13 2002-08-27 Sharp Kabushiki Kaisha Semiconductor device having resin members provided separately corresponding to externally connecting electrodes
GB2391386A (en) * 2002-06-06 2004-02-04 Nec Corp Method for forming pattern of stacked film
US7303945B2 (en) 2002-06-06 2007-12-04 Nec Corporation Method for forming pattern of stacked film and thin film transistor

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5347277A (en) * 1976-10-13 1978-04-27 Toshiba Corp Etching method
JPS57170535A (en) * 1981-04-15 1982-10-20 Toshiba Corp Etching method for thin silicon film

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5347277A (en) * 1976-10-13 1978-04-27 Toshiba Corp Etching method
JPS57170535A (en) * 1981-04-15 1982-10-20 Toshiba Corp Etching method for thin silicon film

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0348247U (ja) * 1989-09-19 1991-05-08
US6441500B1 (en) 1999-09-13 2002-08-27 Sharp Kabushiki Kaisha Semiconductor device having resin members provided separately corresponding to externally connecting electrodes
GB2391386A (en) * 2002-06-06 2004-02-04 Nec Corp Method for forming pattern of stacked film
GB2391386B (en) * 2002-06-06 2004-11-17 Nec Corp Method for forming pattern of stacked film
US6933241B2 (en) 2002-06-06 2005-08-23 Nec Corporation Method for forming pattern of stacked film
US7303945B2 (en) 2002-06-06 2007-12-04 Nec Corporation Method for forming pattern of stacked film and thin film transistor
US7317227B2 (en) 2002-06-06 2008-01-08 Nec Corporation Method for forming pattern of stacked film
US7781837B2 (en) 2002-06-06 2010-08-24 Nec Corporation Stacked film including a semiconductor film having a taper angle, and thin film transistor including the stacked film

Also Published As

Publication number Publication date
JP2678903B2 (ja) 1997-11-19

Similar Documents

Publication Publication Date Title
US6887743B2 (en) Method of fabricating a gate dielectric layer for a thin film transistor
WO2017202115A1 (zh) 薄膜晶体管及其制作方法、衬底基板及显示装置
JPH04280637A (ja) 薄膜トランジスタの製造方法
JPH08236775A (ja) 薄膜トランジスタおよびその製造方法
JP2002289864A (ja) 薄膜トランジスタおよびその製造方法
JPH01100924A (ja) アクティプマトリクス基板の製造方法
JPH01102434A (ja) マトリックス型液晶表示パネル
JP3002064B2 (ja) 薄膜トランジスタ
JPH04261017A (ja) 薄膜トランジスタアレイ基板の製造方法
WO2018000967A1 (zh) 阵列基板及其制备方法、显示器件
JPH0764112A (ja) 液晶表示装置とその製造方法
JPS62252973A (ja) 順スタガ−ド型薄膜トランジスタ
JPH01277216A (ja) アクティブマトリクス基板
JPH01276671A (ja) トップスタガー型非晶質シリコン薄膜トランジスタ
JP3283919B2 (ja) 薄膜トランジスタの製造方法
KR100577782B1 (ko) 박막 트랜지스터 액정 표시 소자
KR100458842B1 (ko) 액정 표시 장치용 박막 트랜지스터 및 제조 방법
JPH039569A (ja) 薄膜トランジスタ
JPS635378A (ja) アクテイブ・マトリクス基板
JPH07218929A (ja) 薄膜トランジスターのアレイ構造
JPS62229231A (ja) 液晶表示装置
KR100713878B1 (ko) 플랫 패널 디스플레이의 제조 방법
JPS62169125A (ja) 液晶表示パネルの製造方法
KR940000911A (ko) 액정표시소자 및 제조방법
JPS61230118A (ja) 液晶パネル

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees