JPS61230118A - 液晶パネル - Google Patents
液晶パネルInfo
- Publication number
- JPS61230118A JPS61230118A JP60071616A JP7161685A JPS61230118A JP S61230118 A JPS61230118 A JP S61230118A JP 60071616 A JP60071616 A JP 60071616A JP 7161685 A JP7161685 A JP 7161685A JP S61230118 A JPS61230118 A JP S61230118A
- Authority
- JP
- Japan
- Prior art keywords
- gate line
- pixel electrode
- overlaps
- laser
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 claims description 6
- 239000004973 liquid crystal related substance Substances 0.000 claims description 4
- 239000011159 matrix material Substances 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 8
- 238000012937 correction Methods 0.000 abstract description 3
- 230000008878 coupling Effects 0.000 abstract 3
- 238000010168 coupling process Methods 0.000 abstract 3
- 238000005859 coupling reaction Methods 0.000 abstract 3
- 239000010408 film Substances 0.000 description 7
- 238000000034 method Methods 0.000 description 7
- 239000010410 layer Substances 0.000 description 6
- 238000000059 patterning Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野］
本発明は画素電原をもつ液晶パネルに関する。
本発明は画素電極部をもつ薄膜トランジスタにおいて、
前記１ＩＩｉｉ！！電極部のゲートラインに重なる部分
と重ならない部分の結合部分のゲートラインに平行な成
分の寸法が３０踊以内にすること忙より、前記ゲートラ
インと前記画素電極のゲートラインと重なる部分とｈ％
、その間にある絶縁＠ ａｔ局部的に存在せず短絡した
場合、前記画素電極のゲートラインと重なる部分をレー
ザーで切秒離す修正作業を容易に＋るものである。
前記１ＩＩｉｉ！！電極部のゲートラインに重なる部分
と重ならない部分の結合部分のゲートラインに平行な成
分の寸法が３０踊以内にすること忙より、前記ゲートラ
インと前記画素電極のゲートラインと重なる部分とｈ％
、その間にある絶縁＠ ａｔ局部的に存在せず短絡した
場合、前記画素電極のゲートラインと重なる部分をレー
ザーで切秒離す修正作業を容易に＋るものである。
従来の画素電極をもつアクティブマトリ９クスパネルで
は１図３に示す様に画素電極部１０の形状はゲートライ
ン６に重なる部分と重ならなめ部分けＡからＢまで一体
′化した状態でありた。
は１図３に示す様に画素電極部１０の形状はゲートライ
ン６に重なる部分と重ならなめ部分けＡからＢまで一体
′化した状態でありた。
そのため埴３図で／Ｆ／）ライン６と画素電極１００間
にある絶縁模が局部的に存在せず短絡し次場合、修正す
るのＫｌｒｉレーザーで切断で舞る範囲が３０μ情以内
でＡＢ間の距離に比べ小さく困難であった。又大面積に
レーザーをあてることは液晶の品１ｆＫ影４１を与える
という問題を有してい友、本発明ではこの間ｌｊｌを解
決することを目的とする。
にある絶縁模が局部的に存在せず短絡し次場合、修正す
るのＫｌｒｉレーザーで切断で舞る範囲が３０μ情以内
でＡＢ間の距離に比べ小さく困難であった。又大面積に
レーザーをあてることは液晶の品１ｆＫ影４１を与える
という問題を有してい友、本発明ではこの間ｌｊｌを解
決することを目的とする。
本発明の液晶パネルは、画素電極をもつ薄膜トランジス
タ１用いたアクティブマトリクスパネルＶｒおいて、前
記画素電極の形状＾ｔゲートラインと重なる部分と重な
らない部分との結合部のゲートラインと平行な成分の寸
法ｈＺ３ａμｍ以内であることを特徴とする。
タ１用いたアクティブマトリクスパネルＶｒおいて、前
記画素電極の形状＾ｔゲートラインと重なる部分と重な
らない部分との結合部のゲートラインと平行な成分の寸
法ｈＺ３ａμｍ以内であることを特徴とする。
第１図の画素電極５の櫟な形状であわば、ゲートライン
１と短絡し几場合結合部００Åを切断すれば畏〈修正が
容易になっ几。
１と短絡し几場合結合部００Åを切断すれば畏〈修正が
容易になっ几。
第２図は本発明にかける断面図でありで工程を追いなｈ
ｔら謂、明する。
ｔら謂、明する。
透明ガラス基板１１上にソース、ドレイン優域となる１
１１層目の多結晶シリコン層１２を化学的気相成長法Ｃ
０ＶＤ法）により形成しパターニングを行なう。ゲート
酸化膜形成後ゲー１１となる第２層目の多結晶シリコン
層１４？形成しパターニングを行な５゜その後ｐ（リン
）イオン打ち通入でソース、ドレイン傾城を形成し、Ｏ
ＶＤ法で層間絶縁膜１５を形成する。そしてパターン形
成工稈でコン々々トホールを作り、画素電極とソースラ
インを透明導電膜である工ＴＯ膜をスパ９り法で形成し
パターニングを行な）。
１１層目の多結晶シリコン層１２を化学的気相成長法Ｃ
０ＶＤ法）により形成しパターニングを行なう。ゲート
酸化膜形成後ゲー１１となる第２層目の多結晶シリコン
層１４？形成しパターニングを行な５゜その後ｐ（リン
）イオン打ち通入でソース、ドレイン傾城を形成し、Ｏ
ＶＤ法で層間絶縁膜１５を形成する。そしてパターン形
成工稈でコン々々トホールを作り、画素電極とソースラ
インを透明導電膜である工ＴＯ膜をスパ９り法で形成し
パターニングを行な）。
ｔＪ１１図ｈｚ平面図であって、第１層目の多結晶シリ
コンでソース部２とドレイン部３を形成し、第２層目の
多結晶シリコンでゲートライン１を形成する。画素電極
である透明導電膜５の形状は、ゲートラインに重なる部
分と重ならない部分との結合部Ｃのゲートラインと平行
な成分の寸法が３０μｍ以内なので、修正工程でレーザ
ーを用Ｖ１てゲートラインに重なる部分を切ｈ−Ｆるこ
とが容易になっ友。
コンでソース部２とドレイン部３を形成し、第２層目の
多結晶シリコンでゲートライン１を形成する。画素電極
である透明導電膜５の形状は、ゲートラインに重なる部
分と重ならない部分との結合部Ｃのゲートラインと平行
な成分の寸法が３０μｍ以内なので、修正工程でレーザ
ーを用Ｖ１てゲートラインに重なる部分を切ｈ−Ｆるこ
とが容易になっ友。
本発明は以上説明し危機に画素電衡部の形状がゲートラ
インに重なる部分と重ならない部分の結合部のゲートラ
インに平行な成分の寸法を３０μｍ以内にすること虻よ
ってレーザーを用いての修正を容易にすることができ、
修正工程の工数の低減を可能にする、
インに重なる部分と重ならない部分の結合部のゲートラ
インに平行な成分の寸法を３０μｍ以内にすること虻よ
ってレーザーを用いての修正を容易にすることができ、
修正工程の工数の低減を可能にする、
ｔ１１１図は本発明の薄膜トランジスタの平面図。
第２図は本発明の薄膜トランジスタの断面図。
第３図は従来の薄膜トランジスタの平面図。
１．６・・・・・・ゲートライン
２．７・・・・・・ソース部
３．８・・・・・・ドレイン部
４．９・・・・・・ソースライン
５．１０・・・・・・画素電極
１１ ・・・・・・透明ガラス基板
１２・・・・・・填１層目の多結晶シリコン１３・・・
・・・層間絶縁膜 １４・・・・・・！ｉｉ！２層目の多結晶シリコン１５
・・・・・・透明導電膜 以 上 出膠人 株式会社 諏訪精工舎 代叩人 弁理士 最上 務 ／−Ｘ／１１ 薄８屡ト巧ンラ１スゲｎ＃面図 ＄２図
・・・層間絶縁膜 １４・・・・・・！ｉｉ！２層目の多結晶シリコン１５
・・・・・・透明導電膜 以 上 出膠人 株式会社 諏訪精工舎 代叩人 弁理士 最上 務 ／−Ｘ／１１ 薄８屡ト巧ンラ１スゲｎ＃面図 ＄２図
Claims (1)
- （１）画素電極をもつ薄膜トランジスタを用いたアクテ
ィブマトリクスパネルにおいて、前記画素電極の形状が
ゲートラインと重なる部分と重ならない部分との結合部
のゲートラインと平行な成分の寸法が３０μｍ以内であ
ることを特徴とする液晶パネル。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60071616A JPS61230118A (ja) | 1985-04-04 | 1985-04-04 | 液晶パネル |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60071616A JPS61230118A (ja) | 1985-04-04 | 1985-04-04 | 液晶パネル |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61230118A true JPS61230118A (ja) | 1986-10-14 |
Family
ID=13465755
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60071616A Pending JPS61230118A (ja) | 1985-04-04 | 1985-04-04 | 液晶パネル |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61230118A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01291215A (ja) * | 1988-05-18 | 1989-11-22 | Toshiba Corp | 液晶表示装置 |
| US5164851A (en) * | 1990-02-05 | 1992-11-17 | Sharp Kabushiki Kaisha | Active matrix display device having spare switching elements connectable to divisional subpixel electrodes |
-
1985
- 1985-04-04 JP JP60071616A patent/JPS61230118A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01291215A (ja) * | 1988-05-18 | 1989-11-22 | Toshiba Corp | 液晶表示装置 |
| US5164851A (en) * | 1990-02-05 | 1992-11-17 | Sharp Kabushiki Kaisha | Active matrix display device having spare switching elements connectable to divisional subpixel electrodes |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7038283B2 (en) | Thin film transistor device, method of manufacturing the same and liquid crystal panel | |
| US6562645B2 (en) | Method of fabricating fringe field switching mode liquid crystal display | |
| JP2003203919A (ja) | 薄膜トランジスタ装置及びその製造方法 | |
| JPH01219824A (ja) | 非晶質シリコン薄膜トランジスタアレイ基板 | |
| JPH09307114A (ja) | 薄膜トランジスタ及びその製造方法及び液晶表示装置 | |
| JPH01123475A (ja) | 液晶表示装置 | |
| JPH01102434A (ja) | マトリックス型液晶表示パネル | |
| JP3708150B2 (ja) | 薄膜トランジスタ基板 | |
| JPH07122718B2 (ja) | 液晶表示装置 | |
| JP3053093B2 (ja) | アクティブマトリクス液晶表示装置 | |
| JPS62252973A (ja) | 順スタガ−ド型薄膜トランジスタ | |
| JPH05343683A (ja) | 薄膜トランジスタ・マトリクス及びその製造方法 | |
| JPS62226668A (ja) | 薄膜トランジスタ | |
| JPH01276671A (ja) | トップスタガー型非晶質シリコン薄膜トランジスタ | |
| JPS6269238A (ja) | 液晶表示装置 | |
| JP2901499B2 (ja) | アクティブマトリクス基板 | |
| JPH10209452A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH1187721A (ja) | 薄膜トランジスタおよびこれを備えた液晶表示装置並びにｔｆｔアレイ基板の製造方法 | |
| US7920220B2 (en) | Display pixel, display apparatus having an image pixel and method of manufacturing display device | |
| JPS59195268A (ja) | マトリクス型表示装置 | |
| KR100525437B1 (ko) | 액정표시소자 및 그 제조방법 | |
| JP2661320B2 (ja) | 液晶表示装置の製造方法 | |
| JPH07191349A (ja) | 薄膜トランジスタパネル | |
| JPH07110496A (ja) | アクティブマトリクスパネルの製造方法 | |
| JPS62169125A (ja) | 液晶表示パネルの製造方法 |