JPH01100950A - セラミック封止半導体装置 - Google Patents

セラミック封止半導体装置

Info

Publication number
JPH01100950A
JPH01100950A JP62257112A JP25711287A JPH01100950A JP H01100950 A JPH01100950 A JP H01100950A JP 62257112 A JP62257112 A JP 62257112A JP 25711287 A JP25711287 A JP 25711287A JP H01100950 A JPH01100950 A JP H01100950A
Authority
JP
Japan
Prior art keywords
lead
ceramic
leads
guide groove
cap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62257112A
Other languages
English (en)
Inventor
Isao Araki
荒木 勲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP62257112A priority Critical patent/JPH01100950A/ja
Publication of JPH01100950A publication Critical patent/JPH01100950A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はセラミック封止半導体装置に係り、特に表面実
装方式に好適なパッケージにおいて、リード位置ズレを
防止し、かつリード成形時の応力ニヨル封止ガラスのク
ラックを防止するよ5Kt。
たセラミック封止半導体装置に関する。
〔従来の技術〕
半導体装置のパッケージング技術については、(株)工
業調査会電子材料1987年9月号p40−45に記載
されている。
従来のガラス封止セラミック・パッケージは、IC等の
半導体チップを搭載するパッケージ・ベース(容器)部
材と、キャップ部材とからなり、   ゛ベース部材又
はキャップ部材の間にガラス層でリードフレームが固定
され、外部へ取出すよ5になっている。
このリードフレームの外形によって種々のタイプに分け
られ、たとえばリードが水平にのびるFP G (Fl
at Package of Glass )、外側で
直角に曲げられるD I L G (Dual in 
Line Package ofGlass )があり
、特に外部リードを短かく形成し、その外端部でプリン
ト基板に表面実装するタイプをCL CC(Ceram
ic Leaded Chip Carrier )と
呼ばれる。
〔発明が解決しようとする問題点〕
上記CLCCタイプの従来技術において、表面実装に対
応するため外部リードの形状なパ、ットリードタイプ(
上が太く末端が細いタイプ)とした時、リード精度につ
いて配慮されていない。すなわち、リードの位置ズレが
発生しやすく、面実装時にプリント基板とリード間に接
続不良が発生するという問題があった。またパッケージ
組立工程に於いて、ガラス封止後のバットリード成形時
の応力で封止ガラスにクラックが発生し、リークに到る
というポテンシャルを内在していた。
本発明の目的は、上述の問題点を解決して表面実装タイ
プのセラミックパッケージの、リード精度に優れた高信
頼度の半導体装置を得ることにある。
〔問題を解決するための手段〕
本願において、開示される発明の5ち、代表的なものの
概要を説明丁れば、次の通りである。
すなわち、セラミック・パッケージの側面にガイド溝を
設け、このガイド溝にそってリードを配役するとともに
、このリード形状が基板に対してバットリードタイプと
したものである。
またセラミック容器としてリードカバー付セラミックキ
ャップを用いるものである。
〔作用〕
前記した手段によれば、リードフレームをセラミックと
低融点ガラスで封着し、リードを成形・折り曲げる時セ
ラミック側面のガイド溝に沿ってリード成形することが
できるので、リード形状が所定の寸法および平坦度から
ズレることかなく、またリード曲げ時の応力により封止
ガラス部にクラックが発生することがない。
〔実施例〕
以下、本発明の一実施例を第1図〜第4図を用いて説明
する。
第1図は本発明の一実施例によるセラミック・リープイ
ツト・チップ・キャリア(CLCC)の外観を示す斜面
図である。第2図は同じ<CLCCの正面図(又は側面
図)、第3図は同じくその縦断面図、第4図は同じくリ
ードガイド付セラミックキャップの拡大図である。
本発明のセラミックパッケージは第3図に示されるよう
に、セラミックベース1の凹部内に半導体チップ2を搭
載し、ワイヤ3でリードフレーム4とボンディングする
。このときリードフレームは同図に点線で示すように平
面状になっている。
この後、セラ、ミックキャップ6を被せて低融点ガラス
5を介して封着する。
本実施例によれば、セラミツクキャップ6側面には、第
4図に拡大して示すリードガイド溝7が設けられ、ガラ
ス封着後にリードを直角に曲げるリード成形時に、この
リードガイド溝7が有効に働いて、リードの位置ズレ、
寸法不良が発生することがない。ガイド溝を充分に深く
しリード曲げ時に、セラミックのガイド溝にリードをは
め込み又は埋め込むようにすれば、強度の強いセラミッ
ク側面に密着してリードを曲げるので、封止ガラスに応
力を集中させることがなく、封止ガラス部にクラックを
発生させず、バットリード形状とすることができる。
このような実施例によれば、つぎのような効果が得られ
る。
(11本発明のバットリード形のセラミックパッケージ
にありては、パッケージ側面をリードガイドとするIW
Kリードを配設した構造とすることにより、リードの位
置および寸法精度を高めることができる。
(2)  リードをカバーするような溝をもつセラミッ
ク・キャップを用いることKより、封止幅を拡大化する
ことができ、それによって封止部の気密性を一層高める
ことができる。
(3)  リード形状が基板に対してバットリードタイ
プで、表面実装パッケージであることから、半導体装置
の小型化・薄形化・軽量化を図ることができる。
以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で下記のよう
に種々変更可能である。
(1)  リードをガイドする溝はキャップ側でなく、
ベース側面に設け、リードはベース側に曲げられる。こ
の場合キャップはセラミックでなく、金属の板であって
もよい。リードのガイド作用効果は実施例で述べた場合
と同様である。
(2)セラミックキャップ(又はベース)の側面にガイ
ド溝を設ける代りに、ガイドに対応する部分の両端に突
起を設けてもよい。この突起はガイド状の細長い突起で
よく、又は小突起を複数個ならべたものでありてもよい
。いずれの場合も、リードなガイドできるような充分な
高さな有することが必要である。
本発明はCLCCパッケージ半導体装置、とくに小既製
品に適用して有効である。
〔発明の効果〕
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば下記のとおりである
丁なわち、セラミック封止半導体装置の高信頼化・多ピ
ン化・小型化に有効である。
【図面の簡単な説明】
第1図は本発明の一実施例を示すCLCC半導体装置の
全体斜面図である。 第2図は同じく半導体装置の正面(側面図)である。 第3図は同じく半導体装置の縦断面図である。 第4図は同じく同装置におけるセラミックキャップの一
部斜面図である。 l・・・セラミックベース、2・・・半導体チップ、3
ワイヤ、4・・・リードフレーム、5・・・封止ガラス
、6・・・セラミックキャップ、7・・・ガイド溝。 第  IE21 / 第  2  図 第  3  図

Claims (1)

  1. 【特許請求の範囲】 1、セラミック・ベースと、ベース内に装填された半導
    体チップと、ベースをガラス封止するセラミック・キャ
    ップ及び上記半導体チップの電極に接続され、ベースと
    キャップの間からベース又はキャップの側面にそって引
    出された複数のリードからなるセラミック封止半導体装
    置であって、上記ベースまたはキャップの側面にはガイ
    ド溝又はガイド用突起が設けられ、このガイド溝にそっ
    てリードが引出されていることを特徴とする半導体装置
    。 2、上記リードはガイド溝内又はガイド用突起の間には
    め込まれる状態で引出されている特許請求の範囲第1項
    に記載のセラミック封止半導体装置。
JP62257112A 1987-10-14 1987-10-14 セラミック封止半導体装置 Pending JPH01100950A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62257112A JPH01100950A (ja) 1987-10-14 1987-10-14 セラミック封止半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62257112A JPH01100950A (ja) 1987-10-14 1987-10-14 セラミック封止半導体装置

Publications (1)

Publication Number Publication Date
JPH01100950A true JPH01100950A (ja) 1989-04-19

Family

ID=17301899

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62257112A Pending JPH01100950A (ja) 1987-10-14 1987-10-14 セラミック封止半導体装置

Country Status (1)

Country Link
JP (1) JPH01100950A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013051373A (ja) * 2011-08-31 2013-03-14 Fujifilm Corp 電子機器の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013051373A (ja) * 2011-08-31 2013-03-14 Fujifilm Corp 電子機器の製造方法

Similar Documents

Publication Publication Date Title
US6700189B2 (en) Resin sealed semiconductor device
US6175149B1 (en) Mounting multiple semiconductor dies in a package
KR910009419B1 (ko) 수지절연형 반도체장치
JPS6348183B2 (ja)
JPH01161736A (ja) 半導体装置用パッケージ
JPH01100950A (ja) セラミック封止半導体装置
JPH0233961A (ja) リードフレーム
JPS62262447A (ja) 半導体パツケ−ジとその実装方法
JPS60113958A (ja) 半導体装置
KR100227149B1 (ko) 반도체 패키지
JPH0642348Y2 (ja) 半導体装置
JPH01255259A (ja) 樹脂封止型半導体装置
JPS6384143A (ja) 半導体装置
JPH1012782A (ja) 混成集積回路装置およびその製造方法
JPS6038848A (ja) 半導体装置
JPS63248155A (ja) 半導体装置
KR940002775Y1 (ko) 반도체 장치용 리드 프레임
JPH01238152A (ja) 半導体装置
JPS61240687A (ja) 発光素子
JP3429437B2 (ja) 固体撮像装置用パッケージ及びそれを用いた固体撮像装置
JPH03233960A (ja) 樹脂封止型半導体装置
JPH01206652A (ja) 半導体装置
JPH02103955A (ja) 半導体装置用パッケージ
JPH04303948A (ja) ガラスパッケージ
JPH0697357A (ja) リードフレームとこれを用いた半導体装置の製造方法