JPH01100996A - 多層プリント配線基板 - Google Patents
多層プリント配線基板Info
- Publication number
- JPH01100996A JPH01100996A JP25730387A JP25730387A JPH01100996A JP H01100996 A JPH01100996 A JP H01100996A JP 25730387 A JP25730387 A JP 25730387A JP 25730387 A JP25730387 A JP 25730387A JP H01100996 A JPH01100996 A JP H01100996A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- land
- printed wiring
- wiring board
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、表面実装用素子（以下Ｓ−Ｍ Ｄと略す）を
実装して用いる多層プリント基板に関する。
実装して用いる多層プリント基板に関する。
絶縁層を介して層状に積層して得る多層プリント配線基
板において、各配線パターン間の接続は、通常絶縁層を
部分的に取り除き、その内部に銅等をめっきした孔、い
わゆるスルーホールを設けることにより行なわれている
。また、特に４つ以下の配線パターンを積層した多層プ
リント配線基板においては、まず全ての配線パターンを
貫通した穴を形成し、次に所望に応じて第１〜第４のい
ずれか２つ以上の配線パターン間を接続する方法が用い
られている。
板において、各配線パターン間の接続は、通常絶縁層を
部分的に取り除き、その内部に銅等をめっきした孔、い
わゆるスルーホールを設けることにより行なわれている
。また、特に４つ以下の配線パターンを積層した多層プ
リント配線基板においては、まず全ての配線パターンを
貫通した穴を形成し、次に所望に応じて第１〜第４のい
ずれか２つ以上の配線パターン間を接続する方法が用い
られている。
また、例えばチップ部品やフラットパッケージ形ＩＣ等
のＳＭＤを露出面に有する配線パターン（表面配線パタ
ーン）に設けられたＳＭＤ用ランド上に半田付けし、か
つそのＳＭＤの端子と他の配線パターンとを接続する場
合は、前記ランドから若干離れた位置にスルーホールを
設けて、その接続を行なっていた。
のＳＭＤを露出面に有する配線パターン（表面配線パタ
ーン）に設けられたＳＭＤ用ランド上に半田付けし、か
つそのＳＭＤの端子と他の配線パターンとを接続する場
合は、前記ランドから若干離れた位置にスルーホールを
設けて、その接続を行なっていた。
（発明が解決しようとする問題点）
上述のようにスルーホールをＳＭＤ用ランドと離れた位
置に設けることは、従来よりプリント配線基板の高集積
化や部品搭載密度の向上の妨げになっていた。
置に設けることは、従来よりプリント配線基板の高集積
化や部品搭載密度の向上の妨げになっていた。
以下、従来はスルーホールをＳＭＤ用ランドと離れた位
置に設けざるを得なかった理由を説明する。
置に設けざるを得なかった理由を説明する。
プリント配線基板のランド上にＳＭＤを半田付けする方
法としては、通常ＳＭＤ用ランド上にあらかじめクリー
ム半田を印刷法等で塗布し、半田の溶解温度の雰囲気に
さらして半田付けする、いわゆるリフロー半田方式が用
いられている。例えば、ＳＭＤ用ランド内にスルーホー
ルを設けた多層プリント配線基板に対してリフロー半田
方式によるＳＭＤの半田付けを行なうと、クリーム半田
を溶解する工程時に、例えば第４因に示すように溶解し
たクリーム半田９がスルーホール５内に流れ込んでしま
う。その結果として、半田付けされるべ＠ＳＭＤ８とラ
ンドとの間のクリーム半田の量が不足してしまい、安定
した半田付けを行なうことができない。また、前記スル
ーホールが表面から裏面へ貫通したものであると、スル
ーホール内に流入したクリーム半田が裏面のパターンに
流出してそのパターンに悪影響を与える場合があり、そ
のために裏面のスルーホール付近には溶融したクリーム
半田の熱に影響される部品を搭載することができないと
いう部品実装の制限が加わる。
法としては、通常ＳＭＤ用ランド上にあらかじめクリー
ム半田を印刷法等で塗布し、半田の溶解温度の雰囲気に
さらして半田付けする、いわゆるリフロー半田方式が用
いられている。例えば、ＳＭＤ用ランド内にスルーホー
ルを設けた多層プリント配線基板に対してリフロー半田
方式によるＳＭＤの半田付けを行なうと、クリーム半田
を溶解する工程時に、例えば第４因に示すように溶解し
たクリーム半田９がスルーホール５内に流れ込んでしま
う。その結果として、半田付けされるべ＠ＳＭＤ８とラ
ンドとの間のクリーム半田の量が不足してしまい、安定
した半田付けを行なうことができない。また、前記スル
ーホールが表面から裏面へ貫通したものであると、スル
ーホール内に流入したクリーム半田が裏面のパターンに
流出してそのパターンに悪影響を与える場合があり、そ
のために裏面のスルーホール付近には溶融したクリーム
半田の熱に影響される部品を搭載することができないと
いう部品実装の制限が加わる。
一方、スルーホール内へのクリーム半田の流入を防止す
る目的で、あらかじめスルーホールを例えばエポキシ系
樹脂等の充填物で塞いでおいてリフロー半田を行なった
場合でも、充填物とＳ、ＭＤとの間に生じる隙間の空気
が熱により膨張して。
る目的で、あらかじめスルーホールを例えばエポキシ系
樹脂等の充填物で塞いでおいてリフロー半田を行なった
場合でも、充填物とＳ、ＭＤとの間に生じる隙間の空気
が熱により膨張して。
その圧力によってＳＭＤの半田付は位置がずれるという
別の問題が生じるので、表面を平らに充填する必要があ
るし、また取付穴等が併存する場合には、その取付穴等
が充填されない樺太を選択して充填する必要があり、工
業的に非常にむずかしい。
別の問題が生じるので、表面を平らに充填する必要があ
るし、また取付穴等が併存する場合には、その取付穴等
が充填されない樺太を選択して充填する必要があり、工
業的に非常にむずかしい。
以上述べた理由により、従来のスルーホールはＳＭＤ用
ランドから若干離れた位置に設けざるを得なかったが、
このことはＳＭＤを実装する多層プリント基板の高集積
化、部品塔載密度の向上の妨げとなっていた。
ランドから若干離れた位置に設けざるを得なかったが、
このことはＳＭＤを実装する多層プリント基板の高集積
化、部品塔載密度の向上の妨げとなっていた。
本発明は上記問題点に鑑み成されたものであり、その目
的は、部品搭載密度の高い高集積な多層プリント配線基
板を提供することにある。
的は、部品搭載密度の高い高集積な多層プリント配線基
板を提供することにある。
本発明者らは、上記目的を達成すべく鋭意検討を重ねた
結果、露出表面に設けられるＳＭＤの端子と、多層基板
内部に設けられた、すなわち絶縁製に挟まれた内装配線
パターンを接続するためのスルーホールの中に、積層用
プリプレグの一部を基板積層の際に流入させて、そこに
充填することにより、ＳＭＤ用ランドの中にスルーホー
ルを設けても良好な半田付けを行なうことができる構成
を見い出し、本発明を完成するに至った。すなわち本発
明は、表面実装用素子の接続端子を半田付けするための
ランドとなる部分を有する表面配線パターンが設けられ
た表面と、前記ランドとなる部分の中に設けたスルーホ
ールで前記ランドとなる部分と接続される配線パターン
が設けられた面とを有するプリント配線基板と、該基板
にプリプレグ層を介して積層されたプリント配線基板と
を少なくとも有し、これらプリント配線基板が前記スル
ーホールに前記プリプレグ層の一部が充填されるように
積層され、表面実層用ランド部分の表面に銅メッーキが
ほどこされていることを特徴とする多層プリント配線基
板である。
結果、露出表面に設けられるＳＭＤの端子と、多層基板
内部に設けられた、すなわち絶縁製に挟まれた内装配線
パターンを接続するためのスルーホールの中に、積層用
プリプレグの一部を基板積層の際に流入させて、そこに
充填することにより、ＳＭＤ用ランドの中にスルーホー
ルを設けても良好な半田付けを行なうことができる構成
を見い出し、本発明を完成するに至った。すなわち本発
明は、表面実装用素子の接続端子を半田付けするための
ランドとなる部分を有する表面配線パターンが設けられ
た表面と、前記ランドとなる部分の中に設けたスルーホ
ールで前記ランドとなる部分と接続される配線パターン
が設けられた面とを有するプリント配線基板と、該基板
にプリプレグ層を介して積層されたプリント配線基板と
を少なくとも有し、これらプリント配線基板が前記スル
ーホールに前記プリプレグ層の一部が充填されるように
積層され、表面実層用ランド部分の表面に銅メッーキが
ほどこされていることを特徴とする多層プリント配線基
板である。
本発明の多層プリント配線基板においては、あらかじめ
内部配線パターンとの接続が必要なＳＭＤを半田付けす
るためのランドとなる部分の中にスルーホールを形成し
ておき、その後プリプレグを介して各層を積層する際に
、そのプリプレグの一部があらかじめ形成しておいたス
ルーホールの内部に流入し、充填されるようにこれらの
積層を行なう。次に貫通スルーホール用メッキをほどこ
した後、表面層のバタンニングを行なう、この結果、プ
リプレグで充填されたスルーホールが設けられたＳＭＤ
用ランド内にＳＭＤを半田付けする際に、通常のＳＭＤ
用ランドに対する半田付けと同様の良好な半田付けが可
能となる。しかも、プリプレグは積層工程において、必
然的にスルーホール内部に流入するものであり、スルー
ホール内部を充填するための特別の工程を必要としない
ので、製造工程も簡易である。
内部配線パターンとの接続が必要なＳＭＤを半田付けす
るためのランドとなる部分の中にスルーホールを形成し
ておき、その後プリプレグを介して各層を積層する際に
、そのプリプレグの一部があらかじめ形成しておいたス
ルーホールの内部に流入し、充填されるようにこれらの
積層を行なう。次に貫通スルーホール用メッキをほどこ
した後、表面層のバタンニングを行なう、この結果、プ
リプレグで充填されたスルーホールが設けられたＳＭＤ
用ランド内にＳＭＤを半田付けする際に、通常のＳＭＤ
用ランドに対する半田付けと同様の良好な半田付けが可
能となる。しかも、プリプレグは積層工程において、必
然的にスルーホール内部に流入するものであり、スルー
ホール内部を充填するための特別の工程を必要としない
ので、製造工程も簡易である。
このように、本発明の多層プリント基板においては、内
部配線パターンとの接続が必要なＳＭＤを半田付けする
ためのランド内にスルーホールを設けるので、高集積化
、部品搭載密度の向上をはかることができる。
部配線パターンとの接続が必要なＳＭＤを半田付けする
ためのランド内にスルーホールを設けるので、高集積化
、部品搭載密度の向上をはかることができる。
本発明に用いるプリプレグとしては、多層プリント配線
基板に用いられているものであれば用いることができる
が、例えば半田リフロー時に変形しない、半田とのマツ
チングが良いなどの点からｔ＝０．１ｍｍ程度のガラス
布エポキシ、ガラス布ポリイミド等が好適である。
基板に用いられているものであれば用いることができる
が、例えば半田リフロー時に変形しない、半田とのマツ
チングが良いなどの点からｔ＝０．１ｍｍ程度のガラス
布エポキシ、ガラス布ポリイミド等が好適である。
また１本発明に用いる積層方法としては、例えばガラス
布エポキシの場合では１７０〜１８０℃、５ ｋｇ／
ｃｍ２にて９０分位加圧するのが一般的である。
布エポキシの場合では１７０〜１８０℃、５ ｋｇ／
ｃｍ２にて９０分位加圧するのが一般的である。
本発明のスルーホールの位置は、高集積化の点を考慮す
るならば完全にＳＭＤ用ランう内の位置であることが好
ましいが、スルーホールが例えば部分的にＳＭＤ用ラン
ドの他に位置していても有効である。
るならば完全にＳＭＤ用ランう内の位置であることが好
ましいが、スルーホールが例えば部分的にＳＭＤ用ラン
ドの他に位置していても有効である。
（実施例）
以下本発明の実施例を図面を参照しつつ詳細に説明する
。
。
第１図は本発明の４層プリント配線基板の積層工程直前
の各種構成部材の部分断面図である。これらの構成部材
を用いて以下のようにして多層プリント配線基板を形成
てきる。
の各種構成部材の部分断面図である。これらの構成部材
を用いて以下のようにして多層プリント配線基板を形成
てきる。
まず、基板１に穴あけ、銅等の配線用材料のめっき工程
を施し、スルーホール４および第１層、第２層を形成し
、更にエツチングにより第２層をバタンニングして内層
パターンを形成する。
を施し、スルーホール４および第１層、第２層を形成し
、更にエツチングにより第２層をバタンニングして内層
パターンを形成する。
基板２も同様にスルーホール４、第４層および内層パタ
ーン（第３層）を形成し、厚さＯ，１ｍｍ霞度のガラス
布エポキシより成る二枚のプリプレグ３を介して第１図
に示す順序で１７５℃、５０ｋｇ／ Ｃ，１２により約
９０分加圧する。なお、この時プリプレグ３の一部がス
ルーホール４内に十分に充填されるような条件で積層す
る。
ーン（第３層）を形成し、厚さＯ，１ｍｍ霞度のガラス
布エポキシより成る二枚のプリプレグ３を介して第１図
に示す順序で１７５℃、５０ｋｇ／ Ｃ，１２により約
９０分加圧する。なお、この時プリプレグ３の一部がス
ルーホール４内に十分に充填されるような条件で積層す
る。
上述のようにして得た積層体に必要に応じて貫通した穴
をあけ、次に第１層粘よび第４層並びに貫通した穴の内
部に銅等の配線用材料のめっき工程を施す、次に、−数
的な両面プリント板のバタンニング工程と同様に、第１
層、第４層のパターン部及び貫通スルーホールをマスク
してエツチングをほどこせば第２図に示す貫通用スルー
ホール５ならびに二つの表面配線パターンを表面および
裏面に有する本発明の４層プリント配線基板を得ること
ができる。上述のように、スルーホール４の内部はプリ
プレグ３の一部が充填しており、かつ表面は銅メッキ６
でおおわれている。貫通スルーホール５の内部は銅メッ
キがほどこされその中部は空洞である。
をあけ、次に第１層粘よび第４層並びに貫通した穴の内
部に銅等の配線用材料のめっき工程を施す、次に、−数
的な両面プリント板のバタンニング工程と同様に、第１
層、第４層のパターン部及び貫通スルーホールをマスク
してエツチングをほどこせば第２図に示す貫通用スルー
ホール５ならびに二つの表面配線パターンを表面および
裏面に有する本発明の４層プリント配線基板を得ること
ができる。上述のように、スルーホール４の内部はプリ
プレグ３の一部が充填しており、かつ表面は銅メッキ６
でおおわれている。貫通スルーホール５の内部は銅メッ
キがほどこされその中部は空洞である。
このようにして作製した本発明の４層プリント配線基板
のランドは、第３図に示すように内部にスルーホールの
存在しない一般的なランドと全く同等の表面状態となり
、クリーム半田９にょるＳＭＤ８の半田付けが可能であ
る。
のランドは、第３図に示すように内部にスルーホールの
存在しない一般的なランドと全く同等の表面状態となり
、クリーム半田９にょるＳＭＤ８の半田付けが可能であ
る。
なお、本発明は上述の実施例に限定されるものではない
。例えば、上述の実施例の基板２の代りに片面、両面ま
たは多層のプリント配線基板を積層しても良いし、第５
図に示すように、あらかじめスルーホール１０を設けた
多層プリント基板をプリプレグ３を介して他のプリント
基板と積層しても良い。
。例えば、上述の実施例の基板２の代りに片面、両面ま
たは多層のプリント配線基板を積層しても良いし、第５
図に示すように、あらかじめスルーホール１０を設けた
多層プリント基板をプリプレグ３を介して他のプリント
基板と積層しても良い。
（発明の効果）
以上説明してきたように、本発明のプリント配線基板で
は、ＳＭＤ用ランドと内層パターンを接続するためのス
ルーホールを前記ランド内に設け、かつＳＭＤの端子の
半田付けも安定して良好に行なえるので、高集積化、部
品搭載密度の向上を簡易な工程によって実現できる。
は、ＳＭＤ用ランドと内層パターンを接続するためのス
ルーホールを前記ランド内に設け、かつＳＭＤの端子の
半田付けも安定して良好に行なえるので、高集積化、部
品搭載密度の向上を簡易な工程によって実現できる。
第１図は本発明の実施例の積層工程直前の各種構成部材
の部分断面図、第２図および第３図は本発明の実施例を
示す部分断面図、第４図は従来の技術によるプリント配
線基板を示す部分断面図、第５図は本発明の他の実施例
の積層工程直前の各種構成部材の部分断面図である。 １．２−−−−−一基板、 ３−−−−−−プリプレ
グ、４．１０−ｍ−スルーホール、 ５−−−−−−・・・・−・・・貫通スルーホール、６
−−−−−−−−−−−一銅等のめっき。 ７−−−−−−−−−−−−−ランド、８−−−−−−
−−−−一表面実装用素子（ＳＭＤ）、９−−−−−−
−−−−クリーム半田、１１−−−−−一多層プリント
配線基板。 代 理 人 弁理士 若 林 忠第１図 Ｍ２図
の部分断面図、第２図および第３図は本発明の実施例を
示す部分断面図、第４図は従来の技術によるプリント配
線基板を示す部分断面図、第５図は本発明の他の実施例
の積層工程直前の各種構成部材の部分断面図である。 １．２−−−−−一基板、 ３−−−−−−プリプレ
グ、４．１０−ｍ−スルーホール、 ５−−−−−−・・・・−・・・貫通スルーホール、６
−−−−−−−−−−−一銅等のめっき。 ７−−−−−−−−−−−−−ランド、８−−−−−−
−−−−一表面実装用素子（ＳＭＤ）、９−−−−−−
−−−−クリーム半田、１１−−−−−一多層プリント
配線基板。 代 理 人 弁理士 若 林 忠第１図 Ｍ２図
Claims (1)
- 表面実装用素子の接続端子を半田付けするためのラン
ドとなる部分を有する表面配線パターンが設けられた表
面と、前記ランドとなる部分の中に設けたスルーホール
で前記ランドとなる部分と接続される配線パターンが設
けられた面とを有するプリント配線基板と、該基板にプ
リプレグ層を介して積層されたプリント配線基板とを少
なくとも有し、これらプリント配線基板が前記スルーホ
ールに前記プリプレグ層の一部が充填されるように積層
され、表面実層用ランド部分の表面に銅メッキがほどこ
されていることを特徴とする多層プリント配線基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25730387A JPH01100996A (ja) | 1987-10-14 | 1987-10-14 | 多層プリント配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25730387A JPH01100996A (ja) | 1987-10-14 | 1987-10-14 | 多層プリント配線基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01100996A true JPH01100996A (ja) | 1989-04-19 |
Family
ID=17304488
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25730387A Pending JPH01100996A (ja) | 1987-10-14 | 1987-10-14 | 多層プリント配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01100996A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0444293A (ja) * | 1990-06-07 | 1992-02-14 | Matsushita Electric Ind Co Ltd | プリント配線基板 |
| JPH0472680U (ja) * | 1990-11-06 | 1992-06-26 | ||
| WO1999020090A1 (en) * | 1997-10-14 | 1999-04-22 | Ibiden Co., Ltd. | Multilayer printed wiring board and its manufacturing method, and resin composition for filling through-hole |
-
1987
- 1987-10-14 JP JP25730387A patent/JPH01100996A/ja active Pending
Non-Patent Citations (1)
| Title |
|---|
| PRINTED CIRCUIT WORLD CONVENTION 4=1987 * |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0444293A (ja) * | 1990-06-07 | 1992-02-14 | Matsushita Electric Ind Co Ltd | プリント配線基板 |
| JPH0472680U (ja) * | 1990-11-06 | 1992-06-26 | ||
| WO1999020090A1 (en) * | 1997-10-14 | 1999-04-22 | Ibiden Co., Ltd. | Multilayer printed wiring board and its manufacturing method, and resin composition for filling through-hole |
| US6376049B1 (en) | 1997-10-14 | 2002-04-23 | Ibiden Co., Ltd. | Multilayer printed wiring board and its manufacturing method, and resin composition for filling through-hole |
| US6376052B1 (en) | 1997-10-14 | 2002-04-23 | Ibiden Co., Ltd. | Multilayer printed wiring board and its production process, resin composition for filling through-hole |
| USRE40947E1 (en) | 1997-10-14 | 2009-10-27 | Ibiden Co., Ltd. | Multilayer printed wiring board and its manufacturing method, and resin composition for filling through-hole |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5317801A (en) | Method of manufacture of multilayer circuit board | |
| US6645607B2 (en) | Method and structure for producing Z-axis interconnection assembly of printed wiring board elements | |
| JPH06120670A (ja) | 多層配線基板 | |
| JP2007035689A (ja) | 電子部品内蔵基板の製造方法 | |
| JPH01100996A (ja) | 多層プリント配線基板 | |
| JPH1041631A (ja) | チップ埋め込み構造高密度実装基板の製造方法 | |
| JPH11103145A (ja) | 回路基板と表面実装部品 | |
| JPH0821764B2 (ja) | プリント基板 | |
| JPH05110254A (ja) | 多層プリント配線板の製造方法 | |
| JP2530879B2 (ja) | 多層型ブラインドスルホ―ル配線板の製造方法 | |
| JPH0499394A (ja) | 多層プリント配線板 | |
| JPH03280496A (ja) | 多層基板の電子部品実装構造及びその実装方法 | |
| JPH0230199B2 (ja) | Fukugopurintohaisenbannoseizohoho | |
| JP2776361B2 (ja) | 印刷配線板 | |
| JPS59774Y2 (ja) | 印刷配線板 | |
| JP4081718B2 (ja) | ブラインドビアを有する多層基板 | |
| JPH06152141A (ja) | 多層電子回路基板 | |
| JPH03266494A (ja) | プリント配線板の製造方法 | |
| KR20030010312A (ko) | 리벳을 이용한 고다층 패키지 기판의 제조방법 | |
| JPH02178992A (ja) | 厚膜回路基板の製造方法 | |
| JP2563815B2 (ja) | ブラインドスルーホール付プリント配線板 | |
| JP2833375B2 (ja) | 多層プリント配線板の製造法 | |
| JPH0231794Y2 (ja) | ||
| JPH1140948A (ja) | 多層プリント基板 | |
| JP2002319745A (ja) | プリント配線板 |