JPH01101643A - 半導体用試験装置 - Google Patents
半導体用試験装置Info
- Publication number
- JPH01101643A JPH01101643A JP26023687A JP26023687A JPH01101643A JP H01101643 A JPH01101643 A JP H01101643A JP 26023687 A JP26023687 A JP 26023687A JP 26023687 A JP26023687 A JP 26023687A JP H01101643 A JPH01101643 A JP H01101643A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- test
- marking
- pellets
- bad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 69
- 239000004065 semiconductor Substances 0.000 title claims abstract description 20
- 239000008188 pellet Substances 0.000 claims abstract description 37
- 239000000523 sample Substances 0.000 claims abstract description 29
- 230000007547 defect Effects 0.000 claims description 11
- 239000003550 marker Substances 0.000 claims description 7
- 238000004458 analytical method Methods 0.000 abstract description 3
- 238000007599 discharging Methods 0.000 abstract description 2
- 239000003990 capacitor Substances 0.000 abstract 1
- 235000012431 wafers Nutrition 0.000 description 13
- 230000002950 deficient Effects 0.000 description 12
- 238000010586 diagram Methods 0.000 description 8
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000006748 scratching Methods 0.000 description 1
- 230000002393 scratching effect Effects 0.000 description 1
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体用試験装置に関し、特に半導体ウェー
ハ内のペレットのプローブテストの半導体用試験装置に
関する。
ハ内のペレットのプローブテストの半導体用試験装置に
関する。
一般り、ウェーハ内のペレットの特性を試験するプロー
ブテスト(probing test )に、マーキン
グ装置を附加して不良ペレットにスクラッチ等で機械的
にマークをつけている。
ブテスト(probing test )に、マーキン
グ装置を附加して不良ペレットにスクラッチ等で機械的
にマークをつけている。
そして、予め設定しておいた所定の数にペレット不良が
連続して発生すると、その時点で試験装置が自動的に停
止しく以下連続フエイルストップと云う)、その後、作
業者が手動にてマーキング装置のスイッチを切り、デー
タをクリヤする排出信号スイッチを入れた後、再スター
トを行う方法が取られていた。
連続して発生すると、その時点で試験装置が自動的に停
止しく以下連続フエイルストップと云う)、その後、作
業者が手動にてマーキング装置のスイッチを切り、デー
タをクリヤする排出信号スイッチを入れた後、再スター
トを行う方法が取られていた。
なお、ベレットの試験データはテープに記録さし、ベレ
ット品質の解析等にも用いられている。
ット品質の解析等にも用いられている。
上述した従来の半導体用試験装置は、連続フェイルスト
ップをかけると高価な装置の稼動時間が低下し、また、
連続フェイルストップをかけないと不良サンプルウェー
ハとして製造装置の調整に利用できるウェーハを破壊し
てしまい、不良ベレットの品質解析が出来ないという問
題もあった。
ップをかけると高価な装置の稼動時間が低下し、また、
連続フェイルストップをかけないと不良サンプルウェー
ハとして製造装置の調整に利用できるウェーハを破壊し
てしまい、不良ベレットの品質解析が出来ないという問
題もあった。
本発明の目的は、連続不良のあるベレットの場合にいた
ずらに停止せず、品質解析用の不良サンプルウェーハ?
作成できる半導体用試験装置を提供することにある。
ずらに停止せず、品質解析用の不良サンプルウェーハ?
作成できる半導体用試験装置を提供することにある。
本発明の半導体用試験装置は、
囚 半導体ウェーハ内の複数の被試験ベレットを試験す
るために順次接触するプローバを有するプローブ部、 ([31一方の入力端が前記プローブ部の試験開始信号
を受けて前記被試験ベレットの試験を行って試験結果の
良・不良の数を計数し、出力端が前記試験結果の信号を
出力する試験・計数部、(C) 入力端が前記良・不
良結果信号を受けて計数し、核皮・不良結果信号が不良
結果信号でかつ連続不良数が所定値よりも小の場合にの
み一方の出力端にマーキング信号を出力し、前記連続不
良数が前記所定値以上の場合には前記マーキング信号は
出力せずに他の出力端からデータ排出信号を前記試験・
計数部に出力して試験を継続し、前記半導体ウェーハ内
の最終ベレットの試験を終了してから停止信号を出力す
る制御部、(劫 入力端が前記マーキング信号を受け、
出力端が前記プローブ部にマーカ信号を供給するマーキ
ング部、 を含んで構成されている。
るために順次接触するプローバを有するプローブ部、 ([31一方の入力端が前記プローブ部の試験開始信号
を受けて前記被試験ベレットの試験を行って試験結果の
良・不良の数を計数し、出力端が前記試験結果の信号を
出力する試験・計数部、(C) 入力端が前記良・不
良結果信号を受けて計数し、核皮・不良結果信号が不良
結果信号でかつ連続不良数が所定値よりも小の場合にの
み一方の出力端にマーキング信号を出力し、前記連続不
良数が前記所定値以上の場合には前記マーキング信号は
出力せずに他の出力端からデータ排出信号を前記試験・
計数部に出力して試験を継続し、前記半導体ウェーハ内
の最終ベレットの試験を終了してから停止信号を出力す
る制御部、(劫 入力端が前記マーキング信号を受け、
出力端が前記プローブ部にマーカ信号を供給するマーキ
ング部、 を含んで構成されている。
次に、本発明の実施例について図面を参照して半導体用
試験装置は、ウェーハステージWSK載置された半導体
ウェーハW内の複数の被試験ベレットに接触するプロー
バを有するプローブ部1と、入力端がプローブ部1から
試験開始信号SSを受はベレットの試験結果の良・不良
数を計数し、出力端が試験結果信号8.をプローブ部1
iC与へる試験・計数部2と、入力端がプローブ部lか
ら良・不良結果信号SRを受けて計数し、不良結果信号
が連続不良数の所定値により小の場合には一方の出力端
にマーキング信号SMを出力し、連続不良数が所定値に
以上の場合にはマーキング信号SMを出力せずに他の出
力端からデータ排出信号SDを試験・計数部1に出力し
てデータをクリヤしながらウェーハ内最終ベレットまで
試験を継続してから停止信号を出力する制御部3と、入
力端がマーキング信号SMを受は出力端がマーカ信号S
mをプローブ部lのマーカMに供給するマーキング装置
4を含んで構成されている。
試験装置は、ウェーハステージWSK載置された半導体
ウェーハW内の複数の被試験ベレットに接触するプロー
バを有するプローブ部1と、入力端がプローブ部1から
試験開始信号SSを受はベレットの試験結果の良・不良
数を計数し、出力端が試験結果信号8.をプローブ部1
iC与へる試験・計数部2と、入力端がプローブ部lか
ら良・不良結果信号SRを受けて計数し、不良結果信号
が連続不良数の所定値により小の場合には一方の出力端
にマーキング信号SMを出力し、連続不良数が所定値に
以上の場合にはマーキング信号SMを出力せずに他の出
力端からデータ排出信号SDを試験・計数部1に出力し
てデータをクリヤしながらウェーハ内最終ベレットまで
試験を継続してから停止信号を出力する制御部3と、入
力端がマーキング信号SMを受は出力端がマーカ信号S
mをプローブ部lのマーカMに供給するマーキング装置
4を含んで構成されている。
第2図は第1図のブロック図の動作を説明するためのフ
ローチャートである。
ローチャートである。
まず、試験開始前に、あらかじめ所定値にの連続フェイ
ルストップ数を設定する。
ルストップ数を設定する。
次K、プローブ装置より試験開始信号Ssを出力して試
験を開始する。
験を開始する。
プローブ部lは試験を行うぺVットかめればプローブが
接触して、試験・計数部2の信号により良・不良の判定
を行う。
接触して、試験・計数部2の信号により良・不良の判定
を行う。
ここでもし被試験ベレットが良の場合は、試験・計数部
2内のカウンタの良品数を1つ増やし、制御部3の連続
して田た不良数をKにして、測定準備のためのベレット
移動に戻りこのフローをくり返す。
2内のカウンタの良品数を1つ増やし、制御部3の連続
して田た不良数をKにして、測定準備のためのベレット
移動に戻りこのフローをくり返す。
もし被試験ベレットが不良の場合は、試験・計数部2内
のカウンタの不良数を1つ増やし制御部3の連続して出
た不良数に1をだし1−キングを行う。
のカウンタの不良数を1つ増やし制御部3の連続して出
た不良数に1をだし1−キングを行う。
ここで制御部3が連続フェイルストップを判定すると、
別のA点の流れに移る。
別のA点の流れに移る。
プローブ部Jは、ベレットを移動して測定準備を行い、
被試験ベレットがあるかを判定し、それがあれば試験・
計数部2Vcより良・不良の判定を行う。
被試験ベレットがあるかを判定し、それがあれば試験・
計数部2Vcより良・不良の判定を行う。
その後、試験・計数部2内部での良・不良数のカウント
は行われるが、マーキングと連続フェイルストップの判
定は行われずに制御部3の信号SDにより試験・計数部
2はデータの排出クリヤーを行う。
は行われるが、マーキングと連続フェイルストップの判
定は行われずに制御部3の信号SDにより試験・計数部
2はデータの排出クリヤーを行う。
そしてυlj定準備の所からくり返し、全ての被試験ベ
レットの試験が終了したのち、アラームによりストップ
するという流れになっている。
レットの試験が終了したのち、アラームによりストップ
するという流れになっている。
〔実施例2〕
第3図は本発明の第2の実施例のブロック図である。
半導体用試験装置は、制御部3aが制御部3と異る点以
外は第1図の半導体用試験装置と同様でるる。
外は第1図の半導体用試験装置と同様でるる。
制御部3aはプローブ部lの試験開始信号Ssを受は所
定回数(k−1) をスキップしかつプローブ部1に疑
似良結果信号SGを出力するゲートGと、試験・計数部
2の試験結果信号SRを受けて良信号に変換する変換ゲ
ートCを有している。
定回数(k−1) をスキップしかつプローブ部1に疑
似良結果信号SGを出力するゲートGと、試験・計数部
2の試験結果信号SRを受けて良信号に変換する変換ゲ
ートCを有している。
すなわち、プローブ部1から出力された試験開始信号8
Bは、ゲートGKより所定数kを設定して(k−t)(
i!をスキップしに個に1回しか信号S’st試験・計
数部2に送り、その間のプローブ部IVc返えされるべ
き試験結果信号SRは、疑似良信号SGとなる。
Bは、ゲートGKより所定数kを設定して(k−t)(
i!をスキップしに個に1回しか信号S’st試験・計
数部2に送り、その間のプローブ部IVc返えされるべ
き試験結果信号SRは、疑似良信号SGとなる。
又、試験・計数部2より送られる良・不良結果信号SR
は変換ゲー1−CKより全て疑似良結果信号に変換され
て判断されるのでマーキング信号SMは出力されない。
は変換ゲー1−CKより全て疑似良結果信号に変換され
て判断されるのでマーキング信号SMは出力されない。
第4図は第3図のブロック図の動作を説明するための7
0−チャートである。
0−チャートである。
フローチャートはB、!:B’ 点間に所定値に=3と
する試験ペレット数判定部を設けた点が異る以外は、第
2図の70−チャートと同一である。
する試験ペレット数判定部を設けた点が異る以外は、第
2図の70−チャートと同一である。
この場合に、連続不良数が連続フェイルストップ数Kを
超えてA点の流れに入った後のベレットの試験は、3個
ごとに、すなわち2個のペレットをスキップするので試
験ペレット数が減りアラームストップが早くなる。
超えてA点の流れに入った後のベレットの試験は、3個
ごとに、すなわち2個のペレットをスキップするので試
験ペレット数が減りアラームストップが早くなる。
以上説明したように本発明は、連続フェイルストップに
なった時点で、自動的にマーキングを行わないで試験・
計数部のデータの排出を行いながら試験を続ける事によ
り、ペレットを破壊されてない不良サンプルウェーハが
容易に作成出来て、ウェーハの不良解析をスムーズに行
う事が出来る事により、半導体の品質向上が早くできる
効果がある。
なった時点で、自動的にマーキングを行わないで試験・
計数部のデータの排出を行いながら試験を続ける事によ
り、ペレットを破壊されてない不良サンプルウェーハが
容易に作成出来て、ウェーハの不良解析をスムーズに行
う事が出来る事により、半導体の品質向上が早くできる
効果がある。
第1図は本発明の第1の実施例のブロック図。
第2図は第1図のブロック図の動作を説明するためのフ
ローチャート、第3図は本発明の第2の実施例のブロッ
ク図、第4図は第3図のブロック図の動作を説明するだ
めのフローチャートである。 1・・・・・・プローブ部、2・・・・・・ifi1w
験―計数部、3゜3a・・・・・・制御部、4・・・・
・・マーキング部、M・・・・・・マーカ、SD・・・
・・・データ排出信号、′・SM・・・・・・マーキン
グ信号、SR・・・・・・試験結果信号、Ss・・・・
・・試験開始信号、Sl!l・・・・・・マーカ信号、
W・・・・・・半導体ウェーハ。 代理人 弁理士 内 原 晋 第I 画
ローチャート、第3図は本発明の第2の実施例のブロッ
ク図、第4図は第3図のブロック図の動作を説明するだ
めのフローチャートである。 1・・・・・・プローブ部、2・・・・・・ifi1w
験―計数部、3゜3a・・・・・・制御部、4・・・・
・・マーキング部、M・・・・・・マーカ、SD・・・
・・・データ排出信号、′・SM・・・・・・マーキン
グ信号、SR・・・・・・試験結果信号、Ss・・・・
・・試験開始信号、Sl!l・・・・・・マーカ信号、
W・・・・・・半導体ウェーハ。 代理人 弁理士 内 原 晋 第I 画
Claims (1)
- 【特許請求の範囲】 (A)半導体ウェーハ内の複数の被試験ペレットを試験
するために順次接触するプローバを有するプローブ部、 (B)一方の入力端が前記プローブ部の試験開始信号を
受けて前記被試験ペレットの試験を行って試験結果の良
・不良の数を計数し、出力端が前記試験結果の信号を出
力する試験・計数部、 (C)入力端が前記良、不良結果信号を受けて計数し、
該良・不良結果信号が不良結果信号でかつ連続不良数が
所定値よりも小の場合にのみ一方の出力端にマーキング
信号を出力し、前記連続不良数が前記所定値以上の場合
には前記マーキング信号は出力せずに他の出力端からデ
ータ排出信号を前記試験・計数部に出力して試験を継続
し、前記半導体ウェーハ内の最終ペレットの試験を終了
してから停止信号を出力する制御部、(D)入力端が前
記マーキング信号を受け、出力端が前記プローブ部にマ
ーカ信号を供給するマーキング部、 を含むことを特徴とする半導体用試験装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26023687A JPH01101643A (ja) | 1987-10-14 | 1987-10-14 | 半導体用試験装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26023687A JPH01101643A (ja) | 1987-10-14 | 1987-10-14 | 半導体用試験装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01101643A true JPH01101643A (ja) | 1989-04-19 |
| JPH0442825B2 JPH0442825B2 (ja) | 1992-07-14 |
Family
ID=17345243
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26023687A Granted JPH01101643A (ja) | 1987-10-14 | 1987-10-14 | 半導体用試験装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01101643A (ja) |
-
1987
- 1987-10-14 JP JP26023687A patent/JPH01101643A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0442825B2 (ja) | 1992-07-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4875002A (en) | Method of testing semiconductor wafers | |
| JPH10335395A (ja) | プローブカードの接触位置検出方法 | |
| US6639417B2 (en) | Semiconductor parametric testing apparatus | |
| US6201383B1 (en) | Method and apparatus for determining short circuit conditions using a gang probe circuit tester | |
| JPH01101643A (ja) | 半導体用試験装置 | |
| JPH09203764A (ja) | 四端子測定法による接続不良リードの有無判別方法 | |
| JPH0689932A (ja) | パワーmosfetのバーンイン装置 | |
| JPH079379Y2 (ja) | Icウエハ試験用自動プローバ | |
| JPS5935441A (ja) | プロ−バ装置 | |
| JPH01244380A (ja) | Ic試験装置 | |
| JPS6286738A (ja) | 半導体素子特性測定方法とその装置 | |
| JP2519064B2 (ja) | 半導体デバイスのパラメトリック検査方法 | |
| JP2858983B2 (ja) | 半導体ウェーハプロービング装置 | |
| JPH03214081A (ja) | 半導体集積回路のテスト方法 | |
| JPH05102284A (ja) | Lsiテスト装置 | |
| JPH01211935A (ja) | ウエーハのプロービング装置 | |
| JP2984155B2 (ja) | ウエハのicチップ検査方法 | |
| JPH10275835A (ja) | ウエハ検査装置 | |
| JPH04180642A (ja) | プロービング装置 | |
| JPH0511022A (ja) | 回路基板検査装置 | |
| JPS6229901B2 (ja) | ||
| JPH0224577A (ja) | 半導体装置の検査用搬送装置 | |
| KR910008018B1 (ko) | 음극선관용 포커스팩 테스트 판정장치 | |
| JPS62248231A (ja) | ワ−ク検査装置 | |
| JPH05315413A (ja) | 半導体試験装置 |