JPH0442825B2 - - Google Patents
Info
- Publication number
- JPH0442825B2 JPH0442825B2 JP26023687A JP26023687A JPH0442825B2 JP H0442825 B2 JPH0442825 B2 JP H0442825B2 JP 26023687 A JP26023687 A JP 26023687A JP 26023687 A JP26023687 A JP 26023687A JP H0442825 B2 JPH0442825 B2 JP H0442825B2
- Authority
- JP
- Japan
- Prior art keywords
- test
- signal
- section
- marking
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000012360 testing method Methods 0.000 claims description 65
- 239000008188 pellet Substances 0.000 claims description 30
- 239000000523 sample Substances 0.000 claims description 23
- 239000004065 semiconductor Substances 0.000 claims description 17
- 230000002950 deficient Effects 0.000 claims description 10
- 239000003550 marker Substances 0.000 claims description 5
- 235000012431 wafers Nutrition 0.000 description 13
- 230000007547 defect Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- 238000004458 analytical method Methods 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体用試験装置に関し、特に半導
体ウエーハ内のペレツトのプローブテストの半導
体用試験装置に関する。
体ウエーハ内のペレツトのプローブテストの半導
体用試験装置に関する。
一般に、ウエーハ内のペレツトの特性を試験す
るプローブテスト（probing test）に、マーキン
グ装置の附加して不良ペレツトにスクラツチ等で
機械的にマークをつけている。
るプローブテスト（probing test）に、マーキン
グ装置の附加して不良ペレツトにスクラツチ等で
機械的にマークをつけている。
そして、予め設定しておいた所定の数にペレツ
ト不良が連続して発生すると、その時点で試験装
置が自動的に停止し（以下連続フエイルストツプ
と云う）、その後、作業者が手動にてマーキング
装置のスイツチを切り、データをクリヤする排出
信号スイツチを入れた後、再スタートを行う方法
が取られていた。
ト不良が連続して発生すると、その時点で試験装
置が自動的に停止し（以下連続フエイルストツプ
と云う）、その後、作業者が手動にてマーキング
装置のスイツチを切り、データをクリヤする排出
信号スイツチを入れた後、再スタートを行う方法
が取られていた。
なお、ペレツトの試験データはテープに記録さ
れ、ペレツト品質の解析等にも用いられている。
れ、ペレツト品質の解析等にも用いられている。
上述した従来の半導体用試験装置は、連続フエ
イルストツプをかけると高価な装置の稼動時間が
低下し、また、連続フエイルストツプをかけない
と不良サンプルウエーハとして製造装置の調整に
利用できるウエーハを破壊してしまい、不良ペレ
ツトの品質解析が出来ないという問題もあつた。
イルストツプをかけると高価な装置の稼動時間が
低下し、また、連続フエイルストツプをかけない
と不良サンプルウエーハとして製造装置の調整に
利用できるウエーハを破壊してしまい、不良ペレ
ツトの品質解析が出来ないという問題もあつた。
本発明の目的は、連続不良のあるペレツトの場
合にいたずらに停止せず、品質解析用の不良サン
プルウエーハを作成できる半導体用試験装置を提
供することにある。
合にいたずらに停止せず、品質解析用の不良サン
プルウエーハを作成できる半導体用試験装置を提
供することにある。
本発明の半導体用試験装置は、
(A) 半導体ウエーハ内の複数の被試験ペレツトを
試験するために順次接触するプローバを有する
プローブ部、 (B) 一方の入力端が前記プローブ部の試験開始信
号を受けて前記被試験ペレツトの試験を行つて
試験結果の良・不良の数を計数し、出力端が前
記試験結果の信号を出力する試験・計数部、 (C) 入力端が前記良・不良結果信号を受けて計数
し、該良・不良結果信号が不良結果信号でかつ
連続不良数が所定値よりも小の場合にのみ一方
の出力端にマーキング信号を出力し、前記連続
不良数が前記所定値以上の場合には前記マーキ
ング信号は出力せずに他の出力端からデータ排
出信号を前記試験・計数部に出力して試験を継
続し、前記半導体ウエーハ内の最終ペレツトの
試験を終了してから停止信号を出力する制御
部、 (D) 入力端が前記マーキング信号を受け、出力端
が前記プローブ部にマーカ信号を供給するマー
キング部、 を含んで構成されている。
試験するために順次接触するプローバを有する
プローブ部、 (B) 一方の入力端が前記プローブ部の試験開始信
号を受けて前記被試験ペレツトの試験を行つて
試験結果の良・不良の数を計数し、出力端が前
記試験結果の信号を出力する試験・計数部、 (C) 入力端が前記良・不良結果信号を受けて計数
し、該良・不良結果信号が不良結果信号でかつ
連続不良数が所定値よりも小の場合にのみ一方
の出力端にマーキング信号を出力し、前記連続
不良数が前記所定値以上の場合には前記マーキ
ング信号は出力せずに他の出力端からデータ排
出信号を前記試験・計数部に出力して試験を継
続し、前記半導体ウエーハ内の最終ペレツトの
試験を終了してから停止信号を出力する制御
部、 (D) 入力端が前記マーキング信号を受け、出力端
が前記プローブ部にマーカ信号を供給するマー
キング部、 を含んで構成されている。
次に、本発明の実施例について図面を参照して
説明する。
説明する。
第１図は、本発明の第１の実施例のブロツク図
である。
である。
半導体用試験装置は、ウエーハステージWSに
載置された半導体ウエーハＷ内の複数の被試験ペ
レツトに接触するプローバを有するプローブ部１
と、入力端がプローブ部１から試験開始信号SSを
受けペレツトの試験結果の良・不良数を計数し、
出力端が試験結果信号SRをプローブ部１に与へる
試験・計数部２と、入力端がプローブ部１から
良・不良結果信号SRを受けて計数し、不良結果信
号が連続不良数の所定値Ｋより小の場合には一方
の出力端にマーキング信号SMを出力し、連続不
良数が所定値Ｋ以上の場合にはマーキング信号
SMを出力せずに他の出力端からデータ排出信号
SDを試験・計数部１に出力してデータをクリヤし
ながらウエーハ内最終ペレツトまで試験を継続し
てから停止信号を出力する制御部３と、入力端が
マーキング信号SMを受け出力端がマーカ信号Sn
をプローブ部１のマーカＭに供給するマーキング
装置４を含んで構成されている。
載置された半導体ウエーハＷ内の複数の被試験ペ
レツトに接触するプローバを有するプローブ部１
と、入力端がプローブ部１から試験開始信号SSを
受けペレツトの試験結果の良・不良数を計数し、
出力端が試験結果信号SRをプローブ部１に与へる
試験・計数部２と、入力端がプローブ部１から
良・不良結果信号SRを受けて計数し、不良結果信
号が連続不良数の所定値Ｋより小の場合には一方
の出力端にマーキング信号SMを出力し、連続不
良数が所定値Ｋ以上の場合にはマーキング信号
SMを出力せずに他の出力端からデータ排出信号
SDを試験・計数部１に出力してデータをクリヤし
ながらウエーハ内最終ペレツトまで試験を継続し
てから停止信号を出力する制御部３と、入力端が
マーキング信号SMを受け出力端がマーカ信号Sn
をプローブ部１のマーカＭに供給するマーキング
装置４を含んで構成されている。
第２図は第１図のブロツク図の動作を説明する
ためのフローチヤートである。
ためのフローチヤートである。
まず、試験開始前に、あらかじめ所定値Ｋの連
続フエイルストツプ数を設定する。
続フエイルストツプ数を設定する。
次に、プローブ装置より試験開始信号SSを出力
して試験を開始する。
して試験を開始する。
プローブ部１は試験を行うペレツトがあればプ
ローブが接触して、試験・計数部２の信号により
良・不良の判定を行う。
ローブが接触して、試験・計数部２の信号により
良・不良の判定を行う。
ここでもし被試験ペレツトが良の場合は、試
験・計数部２内のカウンタの良品数を１つ増や
し、制御部３の連続して出た不良数をＫにして、
測定準備のためのペレツト移動に戻りこのフロー
をくり返す。
験・計数部２内のカウンタの良品数を１つ増や
し、制御部３の連続して出た不良数をＫにして、
測定準備のためのペレツト移動に戻りこのフロー
をくり返す。
もし被試験ペレツトが不良の場合は、試験・計
数部２内のカウンタの不良数を１つ増やし制御部
３の連続して出た不良数に１をたしマーキングを
行う。
数部２内のカウンタの不良数を１つ増やし制御部
３の連続して出た不良数に１をたしマーキングを
行う。
ここで制御部３が連続フエイルストツプを判定
すると、別のＡ点の流れに移る。
すると、別のＡ点の流れに移る。
プローブ部１は、ペレツトを移動して測定準備
を行い、被試験ペレツトがあるかを判定し、それ
があれば試験・計数部２により良・不良の判定を
行う。
を行い、被試験ペレツトがあるかを判定し、それ
があれば試験・計数部２により良・不良の判定を
行う。
その後、試験・計数部２内部での良・不良数の
カウントは行われるが、マーキングと連続フエイ
ルストツプの判定は行われずに制御部３の信号SD
により試験・計数部２はデータの排出クリヤーを
行う。
カウントは行われるが、マーキングと連続フエイ
ルストツプの判定は行われずに制御部３の信号SD
により試験・計数部２はデータの排出クリヤーを
行う。
そして測定準備の所からくり返し、全ての被試
験ペレツトの試験が終了したのち、アラームによ
りストツプするという流れになつている。
験ペレツトの試験が終了したのち、アラームによ
りストツプするという流れになつている。
実施例 ２
第３図は本発明の第２の実施例のブロツク図で
ある。
ある。
半導体用試験装置は、制御部３ａが制御部３と
異る点以外は第１図の半導体用試験装置と同様で
ある。
異る点以外は第１図の半導体用試験装置と同様で
ある。
制御部３ａはプローブ部１の試験開始信号SSを
受け所定回数（ｋ−１）をスキツプしかつプロー
ブ部１に疑似良結果信号SGを出力するゲートＧ
と、試験・計数部２の試験結果信号SRを受けて良
信号に変換する変換ゲートＣを有している。
受け所定回数（ｋ−１）をスキツプしかつプロー
ブ部１に疑似良結果信号SGを出力するゲートＧ
と、試験・計数部２の試験結果信号SRを受けて良
信号に変換する変換ゲートＣを有している。
すなわち、プローブ部１から出力された試験開
始信号SSは、ゲートＧにより所定数ｋを設定して
（ｋ−１）個をスキツプしｋ個に１回しか信号S′S
を試験・計数部２に送り、その間のプローブ部１
に返えされるべき試験結果信号SRは、疑似良信号
SGとなる。
始信号SSは、ゲートＧにより所定数ｋを設定して
（ｋ−１）個をスキツプしｋ個に１回しか信号S′S
を試験・計数部２に送り、その間のプローブ部１
に返えされるべき試験結果信号SRは、疑似良信号
SGとなる。
又、試験・計数部２より送られる良・不良結果
信号SRは変換ゲートＣにより全て疑似良結果信号
に変換されて判断されるのでマーキング信号SM
は出力されない。
信号SRは変換ゲートＣにより全て疑似良結果信号
に変換されて判断されるのでマーキング信号SM
は出力されない。
第４図は第３図のブロツク図の動作を説明する
ためのフローチヤートである。
ためのフローチヤートである。
フローチヤートはＢとB′点間に所定値ｋ＝３
とする試験ペレツト数判定部を設けた点が異る以
外は、第２図のフローチヤートと同一である。
とする試験ペレツト数判定部を設けた点が異る以
外は、第２図のフローチヤートと同一である。
この場合に、連続不良数が連続フエイルストツ
プ数Ｋを超えてＡ点の流れに入つた後のペレツト
の試験は、３個ごとに、すなわち２個のペレツト
をスキツプするので試験ペレツト数が減りアラー
ムストツプが早くなる。
プ数Ｋを超えてＡ点の流れに入つた後のペレツト
の試験は、３個ごとに、すなわち２個のペレツト
をスキツプするので試験ペレツト数が減りアラー
ムストツプが早くなる。
〔発明の効果〕
以上説明したように本発明は、連続フエイルス
トツプになつた時点で、自動的にマーキングを行
わないで試験・計数部のデータの排出を行いなが
ら試験を続ける事により、ペレツトを破壊されて
ない不良サンプルウエーハが容易に作成出来て、
ウエーハの不良解析をスムーズに行う事が出来る
事により、半導体の品質向上が早くできる効果が
ある。
トツプになつた時点で、自動的にマーキングを行
わないで試験・計数部のデータの排出を行いなが
ら試験を続ける事により、ペレツトを破壊されて
ない不良サンプルウエーハが容易に作成出来て、
ウエーハの不良解析をスムーズに行う事が出来る
事により、半導体の品質向上が早くできる効果が
ある。
第１図は本発明の第１の実施例のブロツク図、
第２図は第１図のブロツク図の動作を説明するた
めのフローチヤート、第３図は本発明の第２の実
施例のブロツク図、第４図は第３図のブロツク図
の動作を説明するためのフローチヤートである。 １……プローブ部、２……試験・計数部、３，
３ａ……制御部、４……マーキング部、Ｍ……マ
ーカ、SD……データ排出信号、SM……マーキン
グ信号、SR……試験結果信号、SS……試験開始信
号、Sn……マーカ信号、Ｗ……半導体ウエーハ。
第２図は第１図のブロツク図の動作を説明するた
めのフローチヤート、第３図は本発明の第２の実
施例のブロツク図、第４図は第３図のブロツク図
の動作を説明するためのフローチヤートである。 １……プローブ部、２……試験・計数部、３，
３ａ……制御部、４……マーキング部、Ｍ……マ
ーカ、SD……データ排出信号、SM……マーキン
グ信号、SR……試験結果信号、SS……試験開始信
号、Sn……マーカ信号、Ｗ……半導体ウエーハ。
Claims (1)
- 【特許請求の範囲】 １ (A) 半導体ウエーハ内の複数の被試験ペレツ
トを試験するために順次接触するプローバを有
するプローブ部、 (B) 一方の入力端が前記プローブ部の試験開始信
号を受けて前記被試験ペレツトの試験を行つて
試験結果の良・不良の数を計数し、出力端が前
記試験結果の信号を出力する試験・計数部、 (C) 入力端が前記良・不良結果信号を受けて計数
し、該良・不良結果信号が不良結果信号でかつ
連続不良数が所定値よりも小の場合にのみ一方
の出力端にマーキング信号を出力し、前記連続
不良数が前記所定値以上の場合には前記マーキ
ング信号は出力せずに他の出力端からデータ排
出信号を前記試験・計数部に出力して試験を継
続し、前記半導体ウエーハ内の最終ペレツトの
試験を終了してから停止信号を出力する制御
部、 (D) 入力端が前記マーキング信号を受け、出力端
が前記プローブ部にマーカ信号を供給するマー
キング部、 を含むことを特徴とする半導体用試験装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26023687A JPH01101643A (ja) | 1987-10-14 | 1987-10-14 | 半導体用試験装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26023687A JPH01101643A (ja) | 1987-10-14 | 1987-10-14 | 半導体用試験装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01101643A JPH01101643A (ja) | 1989-04-19 |
| JPH0442825B2 true JPH0442825B2 (ja) | 1992-07-14 |
Family
ID=17345243
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26023687A Granted JPH01101643A (ja) | 1987-10-14 | 1987-10-14 | 半導体用試験装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01101643A (ja) |
-
1987
- 1987-10-14 JP JP26023687A patent/JPH01101643A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01101643A (ja) | 1989-04-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4875002A (en) | Method of testing semiconductor wafers | |
| KR20000053363A (ko) | 데이터 압축에 대한 메모리 테스터 | |
| US6639417B2 (en) | Semiconductor parametric testing apparatus | |
| JPH10507320A (ja) | 自動化されたウェハレベルテストおよび信頼性データ解析のための方法および装置 | |
| US5654632A (en) | Method for inspecting semiconductor devices on a wafer | |
| US6281694B1 (en) | Monitor method for testing probe pins | |
| JPH0285772A (ja) | 半導体素子の検査方法及び装置 | |
| JPH0442825B2 (ja) | ||
| US6330026B1 (en) | Color testing system for testing color output of a display device | |
| JPH0252446A (ja) | 集積回路の試験装置 | |
| JP2984155B2 (ja) | ウエハのｉｃチップ検査方法 | |
| JPH01211935A (ja) | ウエーハのプロービング装置 | |
| JPS6286738A (ja) | 半導体素子特性測定方法とその装置 | |
| JP2650974B2 (ja) | 半導体集積回路の検査方法 | |
| JPH03214081A (ja) | 半導体集積回路のテスト方法 | |
| JPH07321174A (ja) | 半導体検査装置 | |
| JPH07260827A (ja) | 波形測定装置 | |
| JPS62294984A (ja) | 半導体検査装置 | |
| JP2008210831A (ja) | 半導体チップの検査方法 | |
| JPS6229901B2 (ja) | ||
| JP2983109B2 (ja) | 抵抗検査装置 | |
| JPS5935441A (ja) | プロ−バ装置 | |
| JP2002243810A (ja) | 半導体装置、およびその検査方法 | |
| WO1999031727A1 (en) | Electronic device inspection system and method for manufacturing electronic device using the same | |
| JPH01116461A (ja) | 半導体装置の電気的特性測定方法 |