JPH01101753A - ループ形ローカルエリアネットワーク - Google Patents
ループ形ローカルエリアネットワークInfo
- Publication number
- JPH01101753A JPH01101753A JP25913887A JP25913887A JPH01101753A JP H01101753 A JPH01101753 A JP H01101753A JP 25913887 A JP25913887 A JP 25913887A JP 25913887 A JP25913887 A JP 25913887A JP H01101753 A JPH01101753 A JP H01101753A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- loop
- node
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Small-Scale Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
、〔産業上の利用分野〕
、本発明は、企業内通信のループ形ローカルエリアネッ
トワークに利用する。
トワークに利用する。
本発明はループ形ローカルエリアネットワークにおいて
、 ノードに入力された信号を一旦低速のチャネル単位の信
号に分離し、信号処理を行った後に多重化し、フレーム
を組み直して送出することにより、ノード内での信号処
理を低速で行うことができ、低消費電力化、低価格化を
はかるとともに、全ノードについてのハードウェアを共
通化できるようにしたものである。
、 ノードに入力された信号を一旦低速のチャネル単位の信
号に分離し、信号処理を行った後に多重化し、フレーム
を組み直して送出することにより、ノード内での信号処
理を低速で行うことができ、低消費電力化、低価格化を
はかるとともに、全ノードについてのハードウェアを共
通化できるようにしたものである。
従来、ループ形ローカルエリアネットワークは、各ノー
ドで通信に必要となるチャネルの信号の挿入および分離
は、フレーム同期をとった後に、フレーム中の所定のチ
ャネルに対応するビットのみ挿入および分離を行う方法
をとっていた。
ドで通信に必要となるチャネルの信号の挿入および分離
は、フレーム同期をとった後に、フレーム中の所定のチ
ャネルに対応するビットのみ挿入および分離を行う方法
をとっていた。
第3図は従来例のループ形ローカルエリアネットワーク
のブロック構成図である。第4図は従来例のループ形ロ
ーカルエリアネットワークのマスタノードにおける伝送
路フレームの移相ずれを示す図である。第3図において
、310は一般のノードを示し、300はマスタノード
を示す。一般のノード310では、フレーム同期回路3
12でフレーム同期がとられた後に、挿入分離回路31
1により、フレーム中の所定のチャネルに対応するビッ
トのみ、信号の挿入および分離が行われる。この信号の
挿入および分離については、伝送路フレームが組まれた
ままの状態で行われるため、高速での信号処理が必要と
なる。また、マスタノード300は、ノード内にマスク
クロックを有し、これにより発生したフレームを伝送路
に送出するが、ループを一巡してマスタノードに入力さ
れる信号は、ループの遅延を含んでいるために、マスク
クロックにより発生したフレームより位相が遅れている
。この状態を示した例が第4図であり、401はマスタ
ノードより送出された伝送路フレームを示し、402は
ループ−巡後マスタノードに人力される伝送路フレーム
を示す。このために、マスタノード300では、ループ
遅延により遅れた位相をマスククロツタにより発生した
フレームに合わせるためのループ同期回路303が必要
となる。
のブロック構成図である。第4図は従来例のループ形ロ
ーカルエリアネットワークのマスタノードにおける伝送
路フレームの移相ずれを示す図である。第3図において
、310は一般のノードを示し、300はマスタノード
を示す。一般のノード310では、フレーム同期回路3
12でフレーム同期がとられた後に、挿入分離回路31
1により、フレーム中の所定のチャネルに対応するビッ
トのみ、信号の挿入および分離が行われる。この信号の
挿入および分離については、伝送路フレームが組まれた
ままの状態で行われるため、高速での信号処理が必要と
なる。また、マスタノード300は、ノード内にマスク
クロックを有し、これにより発生したフレームを伝送路
に送出するが、ループを一巡してマスタノードに入力さ
れる信号は、ループの遅延を含んでいるために、マスク
クロックにより発生したフレームより位相が遅れている
。この状態を示した例が第4図であり、401はマスタ
ノードより送出された伝送路フレームを示し、402は
ループ−巡後マスタノードに人力される伝送路フレーム
を示す。このために、マスタノード300では、ループ
遅延により遅れた位相をマスククロツタにより発生した
フレームに合わせるためのループ同期回路303が必要
となる。
しかし、このような従来のループ形ローカルエリアネッ
トワークでは、ノードで外部接続を行うチャネルの信号
の挿入および分離は、ループの伝送速度のままで行わな
ければならない。このために伝送速度が速くなるほど高
速での信号処理が必要となり、回路実現上の難しさが増
してくるとともに、集積回路等も高速の部品が必要とな
るために、消費電流が増すとともに、部品も高価になっ
てくるため、装置価格も上がる問題点があった。
トワークでは、ノードで外部接続を行うチャネルの信号
の挿入および分離は、ループの伝送速度のままで行わな
ければならない。このために伝送速度が速くなるほど高
速での信号処理が必要となり、回路実現上の難しさが増
してくるとともに、集積回路等も高速の部品が必要とな
るために、消費電流が増すとともに、部品も高価になっ
てくるため、装置価格も上がる問題点があった。
また、従来のループ形ローカルエリアネットワークでは
、マスタノードでループでの遅延を補正するためのルー
プ同期回路が必要となり、マスタノードとそれ以外のノ
ードと、構成の異なる2種類のノードが必要となる問題
点があった。
、マスタノードでループでの遅延を補正するためのルー
プ同期回路が必要となり、マスタノードとそれ以外のノ
ードと、構成の異なる2種類のノードが必要となる問題
点があった。
本発明は上記の問題点を解決するもので、ノード内での
信号処理を低速で行うことができ、低消費電力化、低価
格化をはかるとともに、全ノードについてのハードウェ
アを共通化できるループ形ローカルエリアネットワーク
を提供することを目的とする。
信号処理を低速で行うことができ、低消費電力化、低価
格化をはかるとともに、全ノードについてのハードウェ
アを共通化できるループ形ローカルエリアネットワーク
を提供することを目的とする。
本発明は、ループ形ローカルエリアネットワークにおい
て、複数個のノードはそれぞれ、フレーム同期回路の出
力にしたがってチャネルごとに低速信号として分離する
分離回路と、この分離回路の出力のうち所定のチャネル
の信号についてデータの挿入および分離を行い他のチャ
ネルの信号を通過させるスイッチ回路と、このスイッチ
回路の出力信号を一時格納するメモリ回路と、このメモ
リ回路の出力を多重化し伝送路フレームを組んで上記ル
ープ形伝送路上に送出する多重化回路とを備えたことを
特徴とする。
て、複数個のノードはそれぞれ、フレーム同期回路の出
力にしたがってチャネルごとに低速信号として分離する
分離回路と、この分離回路の出力のうち所定のチャネル
の信号についてデータの挿入および分離を行い他のチャ
ネルの信号を通過させるスイッチ回路と、このスイッチ
回路の出力信号を一時格納するメモリ回路と、このメモ
リ回路の出力を多重化し伝送路フレームを組んで上記ル
ープ形伝送路上に送出する多重化回路とを備えたことを
特徴とする。
各ノードの分離回路でフレーム同期回路の出力にしたが
ってチャネルごとに低速信号として分離する。スイッチ
回路で分離回路の出力のうち所定のチャネルの信号につ
いて挿入および分離を行い他のチャネルの信号を通過さ
せる。メモリ回路でスイッチ回路の出力信号を一時格納
しタイミングの調整を行う。多重化回路でメモリ回路の
出力を多重化し伝送フレームを組んでループ形伝送路上
に送出する。以上の動作によりノード内での信号処理を
低速で行うことができ、低消費電力化、低価格化をはか
るとともに、全ノードについてのハードウェアを共通化
できる。
ってチャネルごとに低速信号として分離する。スイッチ
回路で分離回路の出力のうち所定のチャネルの信号につ
いて挿入および分離を行い他のチャネルの信号を通過さ
せる。メモリ回路でスイッチ回路の出力信号を一時格納
しタイミングの調整を行う。多重化回路でメモリ回路の
出力を多重化し伝送フレームを組んでループ形伝送路上
に送出する。以上の動作によりノード内での信号処理を
低速で行うことができ、低消費電力化、低価格化をはか
るとともに、全ノードについてのハードウェアを共通化
できる。
本発明の実施例について図面を参照して説明する。第1
図は本発明一実施例ループ形ローカルエリアネットワー
クのブロック構成図である。第1図において、ループ形
ローカルエリアネットワークは、ループ形伝送路に接続
され時分割多重化によりデータ伝送を行う複数個のノー
ド100、〜1001゜を備え、複数個のノード100
.〜100oはそれぞれ、受信した伝送路フレームのフ
レーム同期をとるフレーム同期回路101を含む。
図は本発明一実施例ループ形ローカルエリアネットワー
クのブロック構成図である。第1図において、ループ形
ローカルエリアネットワークは、ループ形伝送路に接続
され時分割多重化によりデータ伝送を行う複数個のノー
ド100、〜1001゜を備え、複数個のノード100
.〜100oはそれぞれ、受信した伝送路フレームのフ
レーム同期をとるフレーム同期回路101を含む。
ここで本発明の特徴とするところは、複数個のノード1
00I〜100 、、はそれぞれ、フレーム同期回路1
01の出力にしたがってチャネルごとに低速信号として
分離する分離回路102と、分離回路102の出力のう
ち所定のチャネルの信号についてデータの挿入および分
離を行い他のチャネルの信号を通過させるスイッチ回路
103 と、このスイッチ回路103の出力を一時格納
するメモリ回路104と、メモリ回路104の出力を多
重化し伝送路フレームを組んでループ形伝送路上に送出
する多重化回路105 とを備えたことにある。
00I〜100 、、はそれぞれ、フレーム同期回路1
01の出力にしたがってチャネルごとに低速信号として
分離する分離回路102と、分離回路102の出力のう
ち所定のチャネルの信号についてデータの挿入および分
離を行い他のチャネルの信号を通過させるスイッチ回路
103 と、このスイッチ回路103の出力を一時格納
するメモリ回路104と、メモリ回路104の出力を多
重化し伝送路フレームを組んでループ形伝送路上に送出
する多重化回路105 とを備えたことにある。
このような構成のループ形ローカルエリアネットワーク
の動作について説明する。第2図は本発明のループ形ロ
ーカルエリアネットワークの伝送路フレームの分離を示
す図である。
の動作について説明する。第2図は本発明のループ形ロ
ーカルエリアネットワークの伝送路フレームの分離を示
す図である。
第1図において、まずフレーム同期回路101でフレー
ム同期をとった後に、分離回路102で第2図に示すよ
うに伝送路フレーム201を一旦n個のチャネルのデー
タ202に分離する。スイッチ回路103で通信に必要
となる所定のチャネルのみを取り出し、その他のチャネ
ルは、そのまま先へ送る。
ム同期をとった後に、分離回路102で第2図に示すよ
うに伝送路フレーム201を一旦n個のチャネルのデー
タ202に分離する。スイッチ回路103で通信に必要
となる所定のチャネルのみを取り出し、その他のチャネ
ルは、そのまま先へ送る。
分離後の信号処理によりずれた各チャネル間のデータの
位相をメモリ回路104で合わせる。多重化回路105
で多重化し、伝送路フレームに組んで伝送路に信号を送
出する。これにより、ノード100内での信号処理は、
第2図に示すように、伝送路る。したが、って、集積回
路等も低速の部品で構成でき、低消費電力化、低価格化
が期待できる。また、各ノード100ごとに一旦信号を
チャネル単位に分離した後にフレームを組み直すために
マスタノードでのループ同期が不要となり、全ノードで
のハードウェアの共通化を図ることが可能である。
位相をメモリ回路104で合わせる。多重化回路105
で多重化し、伝送路フレームに組んで伝送路に信号を送
出する。これにより、ノード100内での信号処理は、
第2図に示すように、伝送路る。したが、って、集積回
路等も低速の部品で構成でき、低消費電力化、低価格化
が期待できる。また、各ノード100ごとに一旦信号を
チャネル単位に分離した後にフレームを組み直すために
マスタノードでのループ同期が不要となり、全ノードで
のハードウェアの共通化を図ることが可能である。
以上説明したように、本発明は、ノード内での信号処理
を低速で行うことができ、低消費電力化、低価格化が期
待できる優れた効果がある。また、ノードごとにフレー
ムを組み直しているためマスタノードでのループ同期が
不要となり、全ノードについてハードウェアの共通化を
はかることができる利点がある。
を低速で行うことができ、低消費電力化、低価格化が期
待できる優れた効果がある。また、ノードごとにフレー
ムを組み直しているためマスタノードでのループ同期が
不要となり、全ノードについてハードウェアの共通化を
はかることができる利点がある。
第1図は本発明一実施例ループ形ローカルエリアネット
ワークのブロック構成図。 第2図は本発明のループ形ローカルエリアネットワーク
の伝送路フレームの分離を示す図。 第3図は従来例のループ形ローカルエリアネットワーク
のブロック構成図。 第4図は従来例のループ形ローカルエリアネットワーク
のマスタノードにおける伝送路フレームの位相ずれを示
す図。 9Q 1001 〜100 h、 310 ・・・ノード、1
01.301 ・・・フレーム同期回路、102・・・
分離回路、103・・・スイッチ回路、104・・・メ
モリ回路、105・・・多重化回路、201・・・伝送
路フレーム、202・・・チャネルごとに分離されたデ
ータ、300・・・マスタノード、302・・・挿入分
離回路、303・・・ループ同期回路、401・・・マ
スタノードから出力される伝送路フレーム、402・・
・マスタノードに入力される伝送路フレーム、CH。 〜CH1,・・・チャネル、F・・・フラグ。 代理人 弁理士 井 出 直 孝 ′;肩X゛、パ 、°、・″ yrS2 回 従来例 J¥i 4 日
ワークのブロック構成図。 第2図は本発明のループ形ローカルエリアネットワーク
の伝送路フレームの分離を示す図。 第3図は従来例のループ形ローカルエリアネットワーク
のブロック構成図。 第4図は従来例のループ形ローカルエリアネットワーク
のマスタノードにおける伝送路フレームの位相ずれを示
す図。 9Q 1001 〜100 h、 310 ・・・ノード、1
01.301 ・・・フレーム同期回路、102・・・
分離回路、103・・・スイッチ回路、104・・・メ
モリ回路、105・・・多重化回路、201・・・伝送
路フレーム、202・・・チャネルごとに分離されたデ
ータ、300・・・マスタノード、302・・・挿入分
離回路、303・・・ループ同期回路、401・・・マ
スタノードから出力される伝送路フレーム、402・・
・マスタノードに入力される伝送路フレーム、CH。 〜CH1,・・・チャネル、F・・・フラグ。 代理人 弁理士 井 出 直 孝 ′;肩X゛、パ 、°、・″ yrS2 回 従来例 J¥i 4 日
Claims (1)
- (1)ループ形伝送路に接続され時分割多重化によりデ
ータ伝送を行う複数個のノードを備え、この複数個のノ
ードはそれぞれ、受信した伝送路フレームのフレーム同
期をとるフレーム同期回路を含む ループ形ローカルエリアネットワークにおいて、上記複
数個のノードはそれぞれ、 上記フレーム同期回路の出力にしたがってチャネルごと
に低速信号として分離する分離回路と、この分離回路の
出力のうち所定のチャネルの信号についてデータの挿入
および分離を行い他のチャネルの信号を通過させるスイ
ッチ回路と、このスイッチ回路の出力信号を一時格納す
るメモリ回路と、 このメモリ回路の出力を多重化し伝送路フレームを組ん
で上記ループ形伝送路上に送出する多重化回路と を備えたことを特徴とするループ形ローカルエリアネッ
トワーク。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25913887A JPH01101753A (ja) | 1987-10-14 | 1987-10-14 | ループ形ローカルエリアネットワーク |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25913887A JPH01101753A (ja) | 1987-10-14 | 1987-10-14 | ループ形ローカルエリアネットワーク |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01101753A true JPH01101753A (ja) | 1989-04-19 |
Family
ID=17329854
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25913887A Pending JPH01101753A (ja) | 1987-10-14 | 1987-10-14 | ループ形ローカルエリアネットワーク |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01101753A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0267842A (ja) * | 1988-09-02 | 1990-03-07 | Hitachi Ltd | Lanノードおよびlanシステム |
-
1987
- 1987-10-14 JP JP25913887A patent/JPH01101753A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0267842A (ja) * | 1988-09-02 | 1990-03-07 | Hitachi Ltd | Lanノードおよびlanシステム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5796795A (en) | Data transferring circuit which aligns clock and data | |
| US5550874A (en) | Clock synchronizing circuit of data transmission system | |
| JPH01295539A (ja) | デマルチプレクサ装置 | |
| JPH01101753A (ja) | ループ形ローカルエリアネットワーク | |
| US7058090B1 (en) | System and method for paralleling digital wrapper data streams | |
| US5243334A (en) | Partitioned switch with distributed clocks | |
| US20050226231A1 (en) | Method and device for providing clock and synchronization in a telecommunication network element | |
| JPH08265286A (ja) | 同期信号源選択方式 | |
| JP2001186099A (ja) | 同期式データ伝送方式及び装置 | |
| JP3119956B2 (ja) | 多重クロック伝送方法および装置 | |
| JP2870238B2 (ja) | 分離回路 | |
| JP2871904B2 (ja) | オクテット多重化装置 | |
| JPH02119347A (ja) | ループ形データ伝送方式 | |
| JP2697232B2 (ja) | 時分割多重化装置 | |
| JP3277080B2 (ja) | マスター・スレーブ多重通信システム | |
| JP3047532B2 (ja) | 分離回路 | |
| JPH05218996A (ja) | 多重化装置 | |
| JP2965321B2 (ja) | Sdh用soh終端回路 | |
| JPH1188284A (ja) | 分離装置及び選択装置 | |
| JPS6172443A (ja) | デイジタル多重化伝送システムの同期方式 | |
| JPH04258043A (ja) | 端局装置の多重分離部と再生中継部の共用方式 | |
| JPS61182344A (ja) | 同期クロツクの伝送方式 | |
| JPS61293048A (ja) | ル−プ式通信システム | |
| JPH0394533A (ja) | 時分割多重化装置の伝送回路 | |
| JPS61222332A (ja) | フレ−ム同期方式 |