JPH01103052A - 受信装置 - Google Patents
受信装置Info
- Publication number
- JPH01103052A JPH01103052A JP26085187A JP26085187A JPH01103052A JP H01103052 A JPH01103052 A JP H01103052A JP 26085187 A JP26085187 A JP 26085187A JP 26085187 A JP26085187 A JP 26085187A JP H01103052 A JPH01103052 A JP H01103052A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- signal
- nts
- demodulating
- qam
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Facsimile Image Signal Circuits (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は受信装置、特に受信装置の構成に関する。
〈従来の技術〉
従来例えばファクシミリ装置の様な通信装置におイテは
例えばＦＳＫ（Ｆｒｅｑｕｅｎｃｙ ＳｈｉｆｔＫｅｙ
ｉｎｇ ）あるいはＰＳＫ （Ｐｈａｓｅ ５ｈｉｆｔ
Ｋｅｙｉｎｇ）もしくはＱＡＭ （Ｑｕａｄｒａｔｕ
ｒｅ Ａｍｐｌ ｉ ｔｏｄｅＭｏｄｉｌａｔｉｏｎ）
で変調したりという変調が行われている。
例えばＦＳＫ（Ｆｒｅｑｕｅｎｃｙ ＳｈｉｆｔＫｅｙ
ｉｎｇ ）あるいはＰＳＫ （Ｐｈａｓｅ ５ｈｉｆｔ
Ｋｅｙｉｎｇ）もしくはＱＡＭ （Ｑｕａｄｒａｔｕ
ｒｅ Ａｍｐｌ ｉ ｔｏｄｅＭｏｄｉｌａｔｉｏｎ）
で変調したりという変調が行われている。
〈発明の解決しようとする問題点〉
したがって受信装置として復調する側は前述のＦＳＫ
ＰＳＫ ＱＡＭによって夫々変調された信号を復調する
復調器を夫々必要とし、構成が複雑となるという問題点
を生じていた。
ＰＳＫ ＱＡＭによって夫々変調された信号を復調する
復調器を夫々必要とし、構成が複雑となるという問題点
を生じていた。
本発明はかかる問題点を解消して構成が簡単でしかも精
度の高い受信装置を提供することを目的とする。
度の高い受信装置を提供することを目的とする。
〈問題点を解決するための手段〉
以上の様な目的を達成するために本発明は移相手段によ
り所定の移相操作を行い位相変調された信号を復調する
第１の復調手段、周波数変調された信号を前記移相手段
によって移相して復調する第２の復調手段とを有する。
り所定の移相操作を行い位相変調された信号を復調する
第１の復調手段、周波数変調された信号を前記移相手段
によって移相して復調する第２の復調手段とを有する。
く作用〉
上記構成において前記移相部は前記第１の復調手段、第
２の復調手段の両方に用いられる。
２の復調手段の両方に用いられる。
〈実施例〉
以下、本発明の実施例を第１図を用いて説明する。
第１図においてＡは９０°移相部を示し、Ｂは移相部Ａ
によって互いに９０°位相が異なる様に移相された入力
から同相成分と直交成分を抽出してＰＳＫ復調あるいは
ＱＡＭ復調を行うための位相検波部、Ｃは移相部人によ
って９０°位相が異なる様に移相された入力が、ＦＳＫ
復調を行うための検波部である。
によって互いに９０°位相が異なる様に移相された入力
から同相成分と直交成分を抽出してＰＳＫ復調あるいは
ＱＡＭ復調を行うための位相検波部、Ｃは移相部人によ
って９０°位相が異なる様に移相された入力が、ＦＳＫ
復調を行うための検波部である。
尚、検波部Ｃにおいては後述するＴａｎ−ＤＰＬＬ回路
（Ｔａｎ−Ｄｉｇｉｔａｌ Ｐｈａｓｅ Ｌｏｃｋ Ｌ
ｏｏｐ回路）が用いられる。
（Ｔａｎ−Ｄｉｇｉｔａｌ Ｐｈａｓｅ Ｌｏｃｋ Ｌ
ｏｏｐ回路）が用いられる。
次に回路の各部について詳細に説明する。
第１図において、γ（１）は受信したアナロク信号であ
り、ブロック６００はＡ／Ｄ変換器、その出力はγ（ｎ
Ｔｓ）で表わされている。
り、ブロック６００はＡ／Ｄ変換器、その出力はγ（ｎ
Ｔｓ）で表わされている。
尚Ｔｓはサンプリング周期である。受信離散信号ｒ（ｎ
Ｔｓ）はプ０ツク６０１により ｈ＋（ｎＴｓ）として
出力され及びブロック６０２にょシ、ｈｚ （ｎＴｓ
）として出力されお互いに位相が９０’だけシフトした
信号となる。
Ｔｓ）はプ０ツク６０１により ｈ＋（ｎＴｓ）として
出力され及びブロック６０２にょシ、ｈｚ （ｎＴｓ
）として出力されお互いに位相が９０’だけシフトした
信号となる。
ここで少し、ヒルベルト変換ベアｈ１（ｎＴｓ）及びｈ
ｚ（ｎＴｓ）にツいテ説明を加える。ｈｌ（ｎＴｓ）及
びｈｚ（ｎＴｓ）は一般に次の様な形で表わされる。
ｚ（ｎＴｓ）にツいテ説明を加える。ｈｌ（ｎＴｓ）及
びｈｚ（ｎＴｓ）は一般に次の様な形で表わされる。
ｈｌ（ｎＴｓ） ＝ ２ｈＬ（ｎＴｓ） ｃｏｓ ｎω
ｏＴＳ・・・・■ｈ２（ｎＴｓ）＝２ｈＬ（ｎＴｓ）ｓ
ｉｎｎωｏＴｓ ・−・■ここでｈ４．は理想ローパス
フィルタのインパルスレスポンスであり、 ｈＬの周波
数域での帯域幅が角周波数ωＤに対して小さいものとす
る（Ｔｓはサンプリング周期）。以上の様な条件を満足
する時■・■はヒルベルト変換ベアトなることが知られ
ている。即ちり、（ｎＴｓ） 、 ｈｚ（ｎＴｓ）は互
いに位相が９０°異なる出力となる。
ｏＴＳ・・・・■ｈ２（ｎＴｓ）＝２ｈＬ（ｎＴｓ）ｓ
ｉｎｎωｏＴｓ ・−・■ここでｈ４．は理想ローパス
フィルタのインパルスレスポンスであり、 ｈＬの周波
数域での帯域幅が角周波数ωＤに対して小さいものとす
る（Ｔｓはサンプリング周期）。以上の様な条件を満足
する時■・■はヒルベルト変換ベアトなることが知られ
ている。即ちり、（ｎＴｓ） 、 ｈｚ（ｎＴｓ）は互
いに位相が９０°異なる出力となる。
実際にはｈ＋（ｎＴｓ）及びｈｚ（ｎＴｓ）は５０次程
度のチエビシエフ近似のＦＩＲ（有限インパルス応答）
フィルタで構成されている。従って第１図に示される様
にインパルス６０１及び６０２の出力にそれぞれ５ｉｎ
（ωｏｎＴｓ）及びｃｏｓ （ω０ｎＴｓ ）を掛は合
わせ加算することにより同相成分ｖ＋（ｎＴｓ） 、直
交成分ｖ２（ｎＴｓ）が出力され、これは６０９及び６
１０のボーレートサンプラーによりボ−レートに応じて
サン△ △ プリングされ、ｘ （ｎＴ） 、 ｙ （ｎＴ）となシ
ブ／プリングされた値が復調されたデータとなる。−方
、デジタルヒルベルト変換器６０１．６０２の出力は位
相抽出器６２０に送られ、Ｔａｎ −ＤＰＬＬ によ
りＦＳＫ復調される。
度のチエビシエフ近似のＦＩＲ（有限インパルス応答）
フィルタで構成されている。従って第１図に示される様
にインパルス６０１及び６０２の出力にそれぞれ５ｉｎ
（ωｏｎＴｓ）及びｃｏｓ （ω０ｎＴｓ ）を掛は合
わせ加算することにより同相成分ｖ＋（ｎＴｓ） 、直
交成分ｖ２（ｎＴｓ）が出力され、これは６０９及び６
１０のボーレートサンプラーによりボ−レートに応じて
サン△ △ プリングされ、ｘ （ｎＴ） 、 ｙ （ｎＴ）となシ
ブ／プリングされた値が復調されたデータとなる。−方
、デジタルヒルベルト変換器６０１．６０２の出力は位
相抽出器６２０に送られ、Ｔａｎ −ＤＰＬＬ によ
りＦＳＫ復調される。
次に、第２図を用いて２次ＰＬＬの特性を向上させた２
次Ｔａｎ−ＤＰＬＬについて算本場４ヰ＃４説明する。
次Ｔａｎ−ＤＰＬＬについて算本場４ヰ＃４説明する。
第怪図中、第１図中の９０゜移相部Ａによって９０°位
相シフトされた２つの入力は５０３で両者の逆正接が求
められ、入力信号の位相情報α（ｋ）が求まる。５０４
は加算器、５０５は位相情報をモジュロ演算するブロッ
クであシ、この５０４，５０５から構成されるブロック
によって加算器５０４に入力する２つの入力の互いに位
相が比較され、位相差がφ（ｋ）となって出力される。
相シフトされた２つの入力は５０３で両者の逆正接が求
められ、入力信号の位相情報α（ｋ）が求まる。５０４
は加算器、５０５は位相情報をモジュロ演算するブロッ
クであシ、この５０４，５０５から構成されるブロック
によって加算器５０４に入力する２つの入力の互いに位
相が比較され、位相差がφ（ｋ）となって出力される。
５０６゜５０７は夫々Ｇ１．Ｇ２の増幅度を有する増幅
器、５０８は加算器、５０９はＴ秒遅延器、５１０は加
算器である。これら５０６〜５１０から構成されるフィ
ルタはＤＰＬＬの１次ループフィルタを構成している。
器、５０８は加算器、５０９はＴ秒遅延器、５１０は加
算器である。これら５０６〜５１０から構成されるフィ
ルタはＤＰＬＬの１次ループフィルタを構成している。
５１２，５１４は加算器、５１３，５１５はＴ秒遅延器
であり、５１２〜５１５によってｖＣＯを構成している
。５１５は位相情報をモジュロ演算し、０から２πの間
の位相情報を出力するブロックである。
であり、５１２〜５１５によってｖＣＯを構成している
。５１５は位相情報をモジュロ演算し、０から２πの間
の位相情報を出力するブロックである。
次に前述の復調器を組み込んだモデム全体の構成につい
て第３図を用いて説明する。第３図中、点線で囲んだ部
分がモデムに含まれる部分である。
て第３図を用いて説明する。第３図中、点線で囲んだ部
分がモデムに含まれる部分である。
図中１００は送信デジタル信号を発生する送信端末、１
１８は受信端末である。１０１は同一データの連続出力
を防止する為、データをランダム化するスクランブラで
アシ、１０２はスクランブラ１０１からの信号をトリビ
ット、ダイビット毎等に符号を割シ付ける符号器であり
、１０３は信号の符号量干渉を防ぐ波形整形フィルタ（
ロールオフフィルタ）、１０４は信号を変調する変調器
である。この変調方式は、データ転送スピード等により
、多数考えられており、その代表的なものに、搬送波の
位相を変化させる位相変調、同周波数を変化させる周波
数変調（ＦＳＸ）、振幅を変化させる振幅変調（ＡＭ）
及び振幅、位相を変化させる直交振幅変調（ＱＡＭ）が
ある。
１８は受信端末である。１０１は同一データの連続出力
を防止する為、データをランダム化するスクランブラで
アシ、１０２はスクランブラ１０１からの信号をトリビ
ット、ダイビット毎等に符号を割シ付ける符号器であり
、１０３は信号の符号量干渉を防ぐ波形整形フィルタ（
ロールオフフィルタ）、１０４は信号を変調する変調器
である。この変調方式は、データ転送スピード等により
、多数考えられており、その代表的なものに、搬送波の
位相を変化させる位相変調、同周波数を変化させる周波
数変調（ＦＳＸ）、振幅を変化させる振幅変調（ＡＭ）
及び振幅、位相を変化させる直交振幅変調（ＱＡＭ）が
ある。
この変調された信号は、アナログ回線に送出すべ（Ｄ／
Ａ変換器１０５でアナログ信号に変換され、ローパスフ
ィルタ１０６により余分な高調波成分が取シ除かれ伝送
路へ伝送される。
Ａ変換器１０５でアナログ信号に変換され、ローパスフ
ィルタ１０６により余分な高調波成分が取シ除かれ伝送
路へ伝送される。
次に受信側に於いて、伝送信号はその伝送帯域以外の成
分がバンドパスフィルタ１１０で除去され、受信側で扱
う信号レベルにＡＧＣｌｌｌで制御され、さらにＡ／Ｄ
変換器、１１２でデジタル信号化され、復調器１１３に
より元の信号（変調前の信号）に彷調される。またタイ
ミング抽出回路１１４は１１３がらの復調データに非線
形処理を施すたとによりタイミング情報を摘出しＡ／Ｄ
変換器にフィードバックをかけることにより適正なサン
プリング点が抽出される。一方、等化器１１５の出力信
号は判定器１１６で符号ポイント点に判定され、復号器
１１７で復号され、スクランブラ−１０１でランダム化
された信号を元に戻す為のデイスクランブラ−１１８に
より送信端末１００で発生された信号に戻され、受信端
末１１９で受信される。
分がバンドパスフィルタ１１０で除去され、受信側で扱
う信号レベルにＡＧＣｌｌｌで制御され、さらにＡ／Ｄ
変換器、１１２でデジタル信号化され、復調器１１３に
より元の信号（変調前の信号）に彷調される。またタイ
ミング抽出回路１１４は１１３がらの復調データに非線
形処理を施すたとによりタイミング情報を摘出しＡ／Ｄ
変換器にフィードバックをかけることにより適正なサン
プリング点が抽出される。一方、等化器１１５の出力信
号は判定器１１６で符号ポイント点に判定され、復号器
１１７で復号され、スクランブラ−１０１でランダム化
された信号を元に戻す為のデイスクランブラ−１１８に
より送信端末１００で発生された信号に戻され、受信端
末１１９で受信される。
次に、実施例の装置をＤ Ｓ Ｐ （ＤｉｇｉｔａｌＳ
ｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ ）を用いて構成した
際の動作を第４図のフロー図を参照しながら説明する。
ｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ ）を用いて構成した
際の動作を第４図のフロー図を参照しながら説明する。
まず７００でＡ／Ｄ変換された受信データがＤＳＰのレ
ジスタに格納され、ステップ７０２でヒルベルト変換さ
れる。引き続いてステップ７０２では受信した信号がＦ
ＳＫ信号かＱＡＭ信号を判別する。これにょ９Ｑ、ＡＭ
であればステップ７０３に、ＦＳＫであればステップ７
０９に進む。ステップ７０３ではＱＡＭ信号が復調され
、７０４等化、７０５判定、７０６復号、７０７デイス
クランブラーからなる一連の処理を経てステップ７０８
で受信端末に出力される。また、ステップ７０９に送ら
れたＦＳＫ信号は、前に説明した様にＴａｎ−ＤＰＬＬ
にヨシ復調され、ステップ７０８で受信端末に出力され
る。
ジスタに格納され、ステップ７０２でヒルベルト変換さ
れる。引き続いてステップ７０２では受信した信号がＦ
ＳＫ信号かＱＡＭ信号を判別する。これにょ９Ｑ、ＡＭ
であればステップ７０３に、ＦＳＫであればステップ７
０９に進む。ステップ７０３ではＱＡＭ信号が復調され
、７０４等化、７０５判定、７０６復号、７０７デイス
クランブラーからなる一連の処理を経てステップ７０８
で受信端末に出力される。また、ステップ７０９に送ら
れたＦＳＫ信号は、前に説明した様にＴａｎ−ＤＰＬＬ
にヨシ復調され、ステップ７０８で受信端末に出力され
る。
本実施例では、デジタル信号処理プロセッサーに、ＦＳ
Ｋ復調のために用いられるＴａｎ−ＤＰＬＬの入力側ヒ
ルベルト変換器を離散系で実現し、即ちディジタル信号
処理で実現し同ヒルベルト変換器をＰＳＫ、ＱＡＭ復調
器のために用いられるヒルベルト変換部と兼用したので
、次に述べる効果を挙げることができる。
Ｋ復調のために用いられるＴａｎ−ＤＰＬＬの入力側ヒ
ルベルト変換器を離散系で実現し、即ちディジタル信号
処理で実現し同ヒルベルト変換器をＰＳＫ、ＱＡＭ復調
器のために用いられるヒルベルト変換部と兼用したので
、次に述べる効果を挙げることができる。
（１）従来の、ＦＳＫ復調器においてはアナログでヒル
ベルト変換器を実現していたので、高精度のものが作り
づらかったが本実施例の様にディジタルで実現したので
モデム装置を小形化、低価格することが出来る。（２）
Ｆ Ｓ Ｘ復調用ヒルベルト変換器とＰＳＫ、ＱＡＭ
復調用ヒルベルト変換器を共有することによりー層のＤ
ＳＰ内部内部メモ９炬減れる。
ベルト変換器を実現していたので、高精度のものが作り
づらかったが本実施例の様にディジタルで実現したので
モデム装置を小形化、低価格することが出来る。（２）
Ｆ Ｓ Ｘ復調用ヒルベルト変換器とＰＳＫ、ＱＡＭ
復調用ヒルベルト変換器を共有することによりー層のＤ
ＳＰ内部内部メモ９炬減れる。
また本実施例においてはヒルベルト変換器を共有するこ
とによって上述の効果を得ることが出来たが、本発明は
これに限らず、ＰＳＫ。
とによって上述の効果を得ることが出来たが、本発明は
これに限らず、ＰＳＫ。
ＱＡＭ復調器の他の部分を兼用してもよいことは勿論で
ある。
ある。
〈発明の効果〉
以上説明した様に、本発明に依れば位相変調された情報
を復調する復調手段と角度変調された情報を復調する復
調手段との一部を兼用したので、構成が簡単になり、更
に両者の精度を安定化させることが出来る。
を復調する復調手段と角度変調された情報を復調する復
調手段との一部を兼用したので、構成が簡単になり、更
に両者の精度を安定化させることが出来る。
第１図は本発明の一実施例の構成を示すブロック図、
第２図は第１図に示した２次Ｔａｎ−ＤＰＬＬの構成を
説明するだめのブロック図、 第３図は第１図に示した受信装置を組み込んだモデムの
構成を示す図、 第４図は本実施例の機能をＤＳＰで実現する際に実行さ
れる動作を示すフローチャートである。 Ａ・・・移相部 Ｂ・・・位相検波部 Ｃ・・・ＦＳＸ復調用検波部
説明するだめのブロック図、 第３図は第１図に示した受信装置を組み込んだモデムの
構成を示す図、 第４図は本実施例の機能をＤＳＰで実現する際に実行さ
れる動作を示すフローチャートである。 Ａ・・・移相部 Ｂ・・・位相検波部 Ｃ・・・ＦＳＸ復調用検波部
Claims (2)
- （１）移相手段により所定の移相操作を行い位相変調さ
れた信号を復調する第１の復調手 段、 周波数変調された信号を前記移相手段によ つて移相して復調する第２の復調手段とを 有することを特徴とする受信装置。 - （２）前記移相手段は９０°移相を行せる手段であるこ
とを特徴とする特許請求の範囲第１ 項記載の受信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26085187A JPH01103052A (ja) | 1987-10-15 | 1987-10-15 | 受信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26085187A JPH01103052A (ja) | 1987-10-15 | 1987-10-15 | 受信装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01103052A true JPH01103052A (ja) | 1989-04-20 |
Family
ID=17353633
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26085187A Pending JPH01103052A (ja) | 1987-10-15 | 1987-10-15 | 受信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01103052A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5029907A (ja) * | 1974-04-22 | 1975-03-26 | ||
| JPS5218543A (en) * | 1975-07-12 | 1977-02-12 | Bosch Gmbh Robert | Ignition apparatus for internal combustion engine |
-
1987
- 1987-10-15 JP JP26085187A patent/JPH01103052A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5029907A (ja) * | 1974-04-22 | 1975-03-26 | ||
| JPS5218543A (en) * | 1975-07-12 | 1977-02-12 | Bosch Gmbh Robert | Ignition apparatus for internal combustion engine |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2541588B2 (ja) | 搬送波再生回路 | |
| KR100459741B1 (ko) | M진fsk신호들복조방법,m진fsk심볼들수신및복조방법,m진fsk신호들복조기,m진fsk심볼들수신기 | |
| JPH047622B2 (ja) | ||
| JPH07143097A (ja) | Ｏｆｄｍ同期復調回路 | |
| EP1650919B1 (en) | Modulation device, demodulation device, modulation method, and demodulation method | |
| US4674105A (en) | Digital signal processor | |
| JPH0247952A (ja) | 信号復調装置 | |
| JPS60117946A (ja) | 搬送波再生回路 | |
| JPH0136748B2 (ja) | ||
| JP2823192B2 (ja) | 受信装置 | |
| WO1985004541A1 (en) | Single-sideband communication system | |
| CN105681239A (zh) | 短波单边带系统相干解调实现方法 | |
| Webber et al. | Implementing a/4 shift D-QPSK baseband modem using the TMS320C50 | |
| JP3873078B2 (ja) | タイミング抽出装置及び方法並びにそのタイミング抽出装置を備えた復調装置 | |
| JP2795761B2 (ja) | Ｍｓｋ信号復調回路 | |
| JPH08163191A (ja) | 直交変調装置及びその制御方法 | |
| JPH0543554Y2 (ja) | ||
| JPH0563745A (ja) | クロツク抽出回路 | |
| JPH07212423A (ja) | データ受信装置 | |
| JP2523750B2 (ja) | キャリア再生回路 | |
| JPH0583314A (ja) | 復調回路 | |
| JP2553643B2 (ja) | キャリア同期装置 | |
| JPH0474905B2 (ja) | ||
| JPH0678010A (ja) | タイミング復元方法及びシステム | |
| JPH0467382B2 (ja) |