JPH01108725A - 半導体集積回路装置の製造方法 - Google Patents
半導体集積回路装置の製造方法Info
- Publication number
- JPH01108725A JPH01108725A JP62266768A JP26676887A JPH01108725A JP H01108725 A JPH01108725 A JP H01108725A JP 62266768 A JP62266768 A JP 62266768A JP 26676887 A JP26676887 A JP 26676887A JP H01108725 A JPH01108725 A JP H01108725A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- interlayer insulating
- glass
- spin
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Weting (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、導電体からなる配線間にスリットが生じるこ
となく層間絶縁膜を埋め込み、平坦化することのできる
半導体集積回路装置の製造方法に関するものである。
となく層間絶縁膜を埋め込み、平坦化することのできる
半導体集積回路装置の製造方法に関するものである。
従来の技術
半導体デバイスの微細化・高集積化に伴い、配線間に眉
間絶縁膜を埋め込み、平坦化をすることが困難となって
くる。例えば、眉間絶縁膜としてプラズマ酸化膜を堆積
する場合、配線間の距離が短くなると、プラズマ酸化膜
の段差被覆性に限界があるため配線間に空洞が生じる。
間絶縁膜を埋め込み、平坦化をすることが困難となって
くる。例えば、眉間絶縁膜としてプラズマ酸化膜を堆積
する場合、配線間の距離が短くなると、プラズマ酸化膜
の段差被覆性に限界があるため配線間に空洞が生じる。
この空洞は配線間の耐圧を低くし、リークを引き起こす
可能性があるため信頼性上問題となる。また、空洞が存
在すると、後にエッチバック法によ４て層間絶縁膜の平
坦化をする際に眉間絶縁膜上に凹凸が生じてしまい、二
層目の配線の断線を引き起こす。
可能性があるため信頼性上問題となる。また、空洞が存
在すると、後にエッチバック法によ４て層間絶縁膜の平
坦化をする際に眉間絶縁膜上に凹凸が生じてしまい、二
層目の配線の断線を引き起こす。
従来、このような問題を解決するために、配線間に段差
被覆性の良い絶縁膜を埋め込み、その後エッチバック法
によって絶縁膜を平坦化するという技術がある。この技
術を用いれば、配線間に空洞を生じることなく絶縁膜を
埋め込むことができる。そこで、その製造方法を第２図
（ム）〜（Ｃ）に示す。
被覆性の良い絶縁膜を埋め込み、その後エッチバック法
によって絶縁膜を平坦化するという技術がある。この技
術を用いれば、配線間に空洞を生じることなく絶縁膜を
埋め込むことができる。そこで、その製造方法を第２図
（ム）〜（Ｃ）に示す。
まず、シリコン基板上に５ｉ０２膜を形成し、その後配
線を形成し、さらに配線間および配線上に層間絶縁膜を
形成する（第２図（Ａ））。
線を形成し、さらに配線間および配線上に層間絶縁膜を
形成する（第２図（Ａ））。
次に層間絶縁膜上にレジストを平坦に塗布する。
（第２図の））。
次にレジスト５と層間絶縁膜４を同時にエツチングし、
平坦化を行う（第２図（Ｃ１）。
平坦化を行う（第２図（Ｃ１）。
発明が解決しようとする問題点
上記製造方法の問題点を第２図を用いて次に述べる。
上記製造方法においてエッチパック法によす層間絶縁膜
４を平坦化するとき、層間絶縁膜４にエツチングされや
すい部分が生じているために、多少オーバーエツチング
をすると第２図（Ｃ）に示すように間隙６が生じる場合
がある。この上に二層目の配線を形成すると、間隙の部
分に配線が形成されず、断線状態となる。
４を平坦化するとき、層間絶縁膜４にエツチングされや
すい部分が生じているために、多少オーバーエツチング
をすると第２図（Ｃ）に示すように間隙６が生じる場合
がある。この上に二層目の配線を形成すると、間隙の部
分に配線が形成されず、断線状態となる。
問題点を解決するための手段
上記問題点を解決するための本発明の技術的手段は次に
示すような方法である。まず、シリコン基板上に５ｉｎ
２膜を形成し、前記絶縁膜上に第１の配線をする。その
後、前記第１の配線間および配線上に段差被覆性の良好
な層間絶縁膜を埋め込み、前記層間絶縁膜上にレジスト
を平坦に塗布する。
示すような方法である。まず、シリコン基板上に５ｉｎ
２膜を形成し、前記絶縁膜上に第１の配線をする。その
後、前記第１の配線間および配線上に段差被覆性の良好
な層間絶縁膜を埋め込み、前記層間絶縁膜上にレジスト
を平坦に塗布する。
次に前記レジスト及び前記層間絶縁膜をエッチパック法
により所定の膜厚だけエツチングする。次にエッチパッ
クによって生じた前記層間絶縁膜の間隙を埋め込むため
、間隙に凹凸が生じないように前記層間絶縁膜上にスピ
ン・オン・ガラスを薄く平坦に塗布し、その後熱処理を
行い、前記スピン・オン・ガラスをＳｉＯ□にする。次
に前記スピン・オン・ガラスを前記層間絶縁膜が露出す
るまでエツチング除去し、スピン・オン・ガラスを間隙
部のみ残し、絶縁膜の平坦化を行う。次に前記層間絶縁
膜および前記スピン・オン・ガラス上に第２の配線を形
成する。
により所定の膜厚だけエツチングする。次にエッチパッ
クによって生じた前記層間絶縁膜の間隙を埋め込むため
、間隙に凹凸が生じないように前記層間絶縁膜上にスピ
ン・オン・ガラスを薄く平坦に塗布し、その後熱処理を
行い、前記スピン・オン・ガラスをＳｉＯ□にする。次
に前記スピン・オン・ガラスを前記層間絶縁膜が露出す
るまでエツチング除去し、スピン・オン・ガラスを間隙
部のみ残し、絶縁膜の平坦化を行う。次に前記層間絶縁
膜および前記スピン・オン・ガラス上に第２の配線を形
成する。
作用
この技術的手段による作用は次のようになる。
エッチパックによって生じ次層間絶縁膜の間隙をスピン
・オン・ガラスによって埋め込むため、層間絶縁膜の平
坦化が可能となる。したがって、二層目の配線が間隙の
部分で断線することがない。
・オン・ガラスによって埋め込むため、層間絶縁膜の平
坦化が可能となる。したがって、二層目の配線が間隙の
部分で断線することがない。
また、配線間に空洞が生じることがないので、配線間の
絶縁耐圧が低くなることもない。
絶縁耐圧が低くなることもない。
実施例
本発明の実施例を第１図（Ａ）〜（ト）を用いて説明す
る。
る。
まず、シリコン基板８上にＳｉＯ２膜９を形成し、Ｓｉ
ｏ２膜ｅ上に第１の配線１０を形成する。その後。
ｏ２膜ｅ上に第１の配線１０を形成する。その後。
第１の配線１０間及び配線上に層間絶縁膜１１を形成す
る。このとき、層間絶縁膜１１は段差被覆性の良好な光
ｃｖｎ法等を用いる（第１図（Ａ））。
る。このとき、層間絶縁膜１１は段差被覆性の良好な光
ｃｖｎ法等を用いる（第１図（Ａ））。
次に層間絶縁膜１１上にレジストを１．２〜１．６μｍ
程度平坦に塗布する（第１図＠））。
程度平坦に塗布する（第１図＠））。
次にエッチパック法によりレジスト１２と層間絶縁膜１
１を両者のエッチレートが１：１となるような条件でエ
ツチングする。このとき、第１の配線１０上の層間絶縁
膜１１の膜厚が６００〜８００ｎｍ程度になるようにす
る。また、このとき、層間絶縁膜１１にエツチングレー
トの大きい膜質の悪い部分存在するため、眉間絶縁膜１
１の表面に間隙１３が生じてしまう（第１図（Ｃ））。
１を両者のエッチレートが１：１となるような条件でエ
ツチングする。このとき、第１の配線１０上の層間絶縁
膜１１の膜厚が６００〜８００ｎｍ程度になるようにす
る。また、このとき、層間絶縁膜１１にエツチングレー
トの大きい膜質の悪い部分存在するため、眉間絶縁膜１
１の表面に間隙１３が生じてしまう（第１図（Ｃ））。
次にスピン・オン・ガラス１４を層間絶縁膜１１上に平
坦に塗布し、間隙１３にスピン・オン・ガラス１４を埋
め込む。このとき、層間絶縁膜１１上のスピン・オン−
ガラス１４の膜厚は、後に熱処理によってクラックが生
じるのを防ぐために１５０ｎｍ以内が良い。その後、熱
処理を施し、スピン・オン・ガラス１４をＳｉｏ２膜に
する（第１図の））。
坦に塗布し、間隙１３にスピン・オン・ガラス１４を埋
め込む。このとき、層間絶縁膜１１上のスピン・オン−
ガラス１４の膜厚は、後に熱処理によってクラックが生
じるのを防ぐために１５０ｎｍ以内が良い。その後、熱
処理を施し、スピン・オン・ガラス１４をＳｉｏ２膜に
する（第１図の））。
次にスピン・オン・ガラス１４を層間絶縁膜１１が露出
するまでエツチング除去し、スピン・オン・ガラス１４
を間隙部１３にのみ残し、絶縁膜の平坦化を行う（第１
図馨））。
するまでエツチング除去し、スピン・オン・ガラス１４
を間隙部１３にのみ残し、絶縁膜の平坦化を行う（第１
図馨））。
次に層間絶縁膜１１およびスピン・オン・ガラス１４上
に第２の配線１５を形成する（第１図（Ｆ’ｌ）。
に第２の配線１５を形成する（第１図（Ｆ’ｌ）。
以上述べたように、間隙１３をスピン・オン・ガラス１
４によって埋め込んで平坦化を行えば、二層目の配線１
６が間隙１３の部分で断線することがない。また、配線
間に空洞が生じることがないので、配線間の絶縁耐圧が
低くなることもない。
４によって埋め込んで平坦化を行えば、二層目の配線１
６が間隙１３の部分で断線することがない。また、配線
間に空洞が生じることがないので、配線間の絶縁耐圧が
低くなることもない。
なお、上記の実施例において、層間絶縁膜１１の形成方
法としては、ＳｉＨ２とＮ２０を反応ガスとして用いた
、段差被覆性の良好な光ＣＶＤ法を用いると良い。この
とき、段差被覆性の悪い絶縁膜を形成すると、第３図に
みられるように間隙２１が大きくなるので、埋め込んだ
スピンｅオン・ガラスにクラック２２が生じ、配線間に
空洞が発生したり、平坦性が悪くなる。また、スピン・
オン・ガラスがクラックの部分からはがれてくる恐れも
ある。しかし、段差被覆性の良い光ＣＶＤ法を用いれば
、配線間に大きな間隙が生じることもないので、平坦性
が悪くなることもない。
法としては、ＳｉＨ２とＮ２０を反応ガスとして用いた
、段差被覆性の良好な光ＣＶＤ法を用いると良い。この
とき、段差被覆性の悪い絶縁膜を形成すると、第３図に
みられるように間隙２１が大きくなるので、埋め込んだ
スピンｅオン・ガラスにクラック２２が生じ、配線間に
空洞が発生したり、平坦性が悪くなる。また、スピン・
オン・ガラスがクラックの部分からはがれてくる恐れも
ある。しかし、段差被覆性の良い光ＣＶＤ法を用いれば
、配線間に大きな間隙が生じることもないので、平坦性
が悪くなることもない。
発明の効果
以上のように本発明によれば、エッチバック法によって
生じた、層間絶縁膜表面の間隙にスピン・オン・ガラス
を埋め込んで平坦化を行うので、二層目の配線が間隙の
部分で断線することがない。
生じた、層間絶縁膜表面の間隙にスピン・オン・ガラス
を埋め込んで平坦化を行うので、二層目の配線が間隙の
部分で断線することがない。
また、配線間に空洞が生じることがないので、配線間の
絶縁耐圧が低くなることもない。
絶縁耐圧が低くなることもない。
第１図は本発明の一実施例における半導体集積の半導体
集積回路装置の製ｉ工程を示す断面図である。 ８・・・・・・シリコン基板、９・・・・・・ＳｉＯ２
膜、１ｏ・・・・・・第１の配線、１１・・・・・・層
間絶縁膜、１２・・・・・・レジスト、１３・・・・・
・間隙、１４−・・・・・スピン・オン・ガラス、１６
・・・・・・第２の配線。 代理人の氏名 弁理士 中 尾 敏 男 ほか１ネト−
シリコン蕃孤 １１−−−４閣特別ｌ罠 ｆ２−・−レフスト 第１１１１ １４−−−λピコにノ・力１う入 第２図 ７−：ジ１１３ｍ乙体
集積回路装置の製ｉ工程を示す断面図である。 ８・・・・・・シリコン基板、９・・・・・・ＳｉＯ２
膜、１ｏ・・・・・・第１の配線、１１・・・・・・層
間絶縁膜、１２・・・・・・レジスト、１３・・・・・
・間隙、１４−・・・・・スピン・オン・ガラス、１６
・・・・・・第２の配線。 代理人の氏名 弁理士 中 尾 敏 男 ほか１ネト−
シリコン蕃孤 １１−−−４閣特別ｌ罠 ｆ２−・−レフスト 第１１１１ １４−−−λピコにノ・力１う入 第２図 ７−：ジ１１３ｍ乙体
Claims (1)
- 半導体基板上に第１の配線を形成する第１の工程と、
前記半導体基板及び前記第１の配線上に絶縁膜を形成し
、前記絶縁膜上にレジスト膜を平坦に形成する第２の工
程と、前記レジスト膜及び前記絶縁膜をエッチングする
第３の工程と、前記絶縁膜上にスピン・オン・ガラスを
形成し、熱処理を行う第４の工程と、前記スピン・オン
・ガラスをエッチングし、前記絶縁膜及び前記スピン・
オン・ガラス上に第２の配線を形成する第５の工程を有
してなる半導体集積回路装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62266768A JPH01108725A (ja) | 1987-10-21 | 1987-10-21 | 半導体集積回路装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62266768A JPH01108725A (ja) | 1987-10-21 | 1987-10-21 | 半導体集積回路装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01108725A true JPH01108725A (ja) | 1989-04-26 |
Family
ID=17435431
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62266768A Pending JPH01108725A (ja) | 1987-10-21 | 1987-10-21 | 半導体集積回路装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01108725A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5212114A (en) * | 1989-09-08 | 1993-05-18 | Siemens Aktiengesellschaft | Process for global planarizing of surfaces for integrated semiconductor circuits |
-
1987
- 1987-10-21 JP JP62266768A patent/JPH01108725A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5212114A (en) * | 1989-09-08 | 1993-05-18 | Siemens Aktiengesellschaft | Process for global planarizing of surfaces for integrated semiconductor circuits |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH118295A (ja) | 半導体装置及びその製造方法 | |
| US5366850A (en) | Submicron planarization process with passivation on metal line | |
| JPH0347740B2 (ja) | ||
| JP3163719B2 (ja) | ポリッシュ工程を備えた半導体装置の製造方法 | |
| JPH04229625A (ja) | 半導体装置の製造方法 | |
| JPH063804B2 (ja) | 半導体装置製造方法 | |
| JPH03295239A (ja) | 半導体装置の製造方法 | |
| JPH01108725A (ja) | 半導体集積回路装置の製造方法 | |
| JPH10335460A (ja) | 半導体装置及びその製造方法 | |
| JPH1187511A (ja) | 半導体装置のコンタクトプラグ形成及び絶縁膜平坦化方法 | |
| JPH08125016A (ja) | 半導体装置の製造方法 | |
| JPS63269535A (ja) | 半導体素子表面の平坦化法 | |
| JPH04354371A (ja) | 半導体装置の構造およびその製造方法 | |
| JPS60501583A (ja) | 半導体構造の形成方法 | |
| TWI267968B (en) | Interconnection and fabrication method of making the same | |
| JPS63318143A (ja) | 半導体集積回路装置の製造方法 | |
| JPH0758204A (ja) | 半導体装置の製造方法 | |
| JPS6362255A (ja) | 半導体装置の平坦化方法 | |
| JPH0684902A (ja) | 絶縁膜の平坦化方法 | |
| JPH01145835A (ja) | 半導体装置の製造方法 | |
| JPH04280455A (ja) | 半導体装置の製造方法 | |
| JPS62296443A (ja) | 半導体装置及びその製造方法 | |
| JPH02112233A (ja) | 多層配線形成方法 | |
| KR20010005000A (ko) | 반도체 소자의 절연막 평탄화 방법 | |
| JPS59114823A (ja) | 半導体装置の平坦化方法 |