JPH01108862A - 符号化回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、１次元符号化処理を行なう符号化回路に関す
る。

従来の技術 従来、符号化回路として２次元処理を行なうもの（特開
昭６ｌ−１２３２８２）や１次元処理を行なうものが知
られている。１次元符号化処理を行なう符号化回路は次
のような（ａ）、　（ｂ）２種類に大きく分類できる。

（ａ）　　画データを読み取り回路で読み取り、そのデ
ータをシリパラ変換し、変換データを１バイトずつレジ
スタに取り込み、１バイトのデータ中に画素変化点がな
ければ、１バイト、すなわち８レングスをランレングス
カウンタに付加し、このような動作を画素変化点がある
まで繰り返しておこなう。データ中に画素変化点があれ
ば、変化点のビット位置までのデータ数をランレングス
カウンタに付加し、ランレングスカウンタのカウント数
をランレングスとし、符号化処理をおこなう。

（ｂ）　　変化点検出回路をもうけ、１ラインの画デー
タをラインメモリに取り込む際に、変化点を検出するま
で、ランレングスカウンタをカウントアノプし変化点検
出回路によシ変化点を検出した時点、でランレングスカ
ウンタのカウント数をランレングスとし符号化処理をお
こなう。１ライン中に変化点を検出しなければ、ｌライ
ンの取り込み終了時に、符号化処理をおこなう。

発明が解決しようとする問題点 しかしながら、上述したような符号化回路では次のよう
な問題点があった。

すなわち、（ａ）の構成では、データの取り込みを１バ
イト単位でしかおこなっていないので、データ取り込み
に時間がかかってしまい符号化処理がおそくなってしま
うという問題があった。

また（ｂ）の構成では、変化点検出回路とカウンタ回路
をもたなければならなくなり、回路が複雑で高価なもの
となってしまうという問題があった。

上述問題は以下の理由で生ずる。

（ａ）の場合、符号化処理をソフトウェアで構成してい
るという点から、符号化処理自体にかなシの時間がかか
る。それに加えどんな画データでも１バイトずつデータ
をフェッチするので、この点に関しても時間がかかって
しまう。この結果、符号化処理時間が伝送時間よりも長
くなってしまう可能性が生じ、バッファアンダランのフ
ィルが付加されてしまい伝送時間が伸ばされる場合が生
ずる。

たとえば１ライン中に同色の長いランレングスがあると
きなどは、符号化データは少なく実際の伝送時間が速い
ので、上記のようなことが発生しゃすい。

（ｂ）の場合、画素の変化点を検出するまで、ランレン
グスカウンタをカウントアツプし変化点検出時点でカウ
ントアツプを中止し、その時のカウント値をランレング
スとし符号化処理を行なう構成である。この場合、変化
点を検出しカウンタをカウントアツプするためには、変
化点検出回路とカウンタ回路の追加が必要となりハード
ウェアの構成が複雑になる。

本発明は上述の問題点に鑑みて為されたもので、ソフト
ウェア符号化処理において、ハード構成が簡易で、しか
も短時間で符号化処理できる符号化回路を提供すること
を目的とする。

問題点を解決するための手段 本発明は上述の問題点を解決する為、１ラインをＮブロ
ック（Ｎは自然数）に分割し、その各ブロックが全白、
全黒、若しくは白黒混在であるかを判別し、判別結果が
白黒混在を示していれば、そのブロックについて所定量
ずつデータを７エツチして符号化処理を行なう一方、全
白あるいは全黒であれば、１バイトずつデータをフェッ
チすることなく、そのブロック−括で符号化処理をおこ
なうという構成を備えたものである。

作用 本発明は、上述の構成によシ、１ラインの画データをブ
ロックに分割し、その各ブロックごとに白黒判別を行な
い、ブロック内が全自若しくは全黒の時、ブロック単位
でデータを符号化処理するので高速に符号化処理できる
。

実施例 第１図は本発明の一実施例の符号化回路を示すブロック
図である。

第１図において、ｌは画データを取込む読取部、２は読
取部１から画データを取込んでシリパラ変換するシリパ
ラ変換部、３はシリパラ変換部２で得られたデータを１
ライン分格納するラインメモリ、４は白黒判別部である
。白黒判別部４はシリパラ変換部２で得られたデータを
１ラインずつＮブロックに分割し、各ブロックが全白、
全黒あるいは白黒混在になりているかを判別し、この判
別結果を白黒判別データとして出力する。本実施例では
全白はｒ　００　Ｊ、全黒はｒ　１１　Ｊ、白黒混在は
「１０」あるいは「０１」として２ピツトで表わしてい
る。

５は白黒判別レジスタであシ、白黒判別部４が出力した
白黒判別データを格納する。この結果、第２図に示すよ
うに１ラインを構成するＮブロックの白・黒の内容が白
黒判別レジスタ５にそれぞれ２ビツトで表現される。

６はラインメモリ３から画データを取込んで符号化する
符号化処理部、７は符号化処理部６の処理結果を取込ん
で送信処理する送信部、８はランレンゲカウント機能を
有し、かつ、上記回路を制御する制御部である。この場
合、制御部８は白黒判別データの内容に応じて符号化処
理部６を制御している。すなわち、白黒判別データが全
白あるいは全黒を示していた場合、該当するブロックを
ブロック単位で一括して符号化処理させる一方、白黒判
別データが白黒混在を示していた場合、該当ブロックを
１バイトずつフェッチして符号化処理させる。

さらに詳しく言えば、全白あるいは全黒を示す白黒判別
データであった場合、そのブロックを構成するバイト数
を同色のランレングスとしこの値ヲランレングスカウン
タに付加する。また、白黒混在を示す白黒判別データで
あった場合、該当するブロックに関して、１バイトずつ
ラインメモリ３のデータをフェッチし、そのデータが同
色であれば１バイト分ランレングスカウンタをカウント
アツプし、また、１バイト中に変化点があればその変化
点までのデータをカウントアツプして符号化処理する。

以上のように構成された符号化回路の動作について以下
第３図のフローチャートを参照して説明する。

まず、符号化処理部６では、各ブロックのラインメモリ
上の先頭アドレスをフェッチする前に、そのブロックの
白黒判別レジスタ５の内容を参照しくステップ（以下Ｓ
という）１）、全白あるいは全黒であるか否かを判定す
る（Ｓ２）。

白黒判別データが全白あるいは全黒であれば、バイト毎
に前バイトが同色であるか否かを調べ（Ｓ３）、同色で
あればそのブロックのデータ数を同色のランレングスと
しランレングスカウンタにデータ数を付加しくＳ４）、
次の変化点を見つけたところで符号化を行なう。そして
符号化されたデータを送信部７より送信する。一方、Ｓ
３でＮ″と判定すると、前バイトまでについて符号化を
行ない（Ｓ５）、ランレンゲカウンタをクリアする（Ｓ
６）。

また、Ｓ２で白黒混在のブロックであると判定すると、
Ｓ７へ進み、そのブロックに関しては、１バイトずつラ
インメモリのデータをフェッチしそのデータが１バイト
同色であれば１バイト、ランレングスカウンタをカウン
トアンプし、１ノくイト中に変化点があれば、その変化
までのデータをカウントアツプし符号化を行なう。

以上のような処理を行なうことによって、例えば、Ａ５
幅の１ラインを８ブロツクに分割すると１ブロツク１８
バイトとなる。すなわち、そのブロックが全白あるいは
全黒ならば、１８回データをフェッチするところを１回
のデータフェッチで済むので１／１８の時間短縮が可能
となる。

発明の効果 以上の説明から明らかなように、本発明は、１ライン分
の画データを所定数のブロックに分割してその内容を判
別し、この判別結果に従って画データを符号化するので
、変化点検出回路など用いることがなくて構成が簡易と
なり、しかも全黒あるいは全白の判別結果が得られたと
きブロック−括して符号化するので信号処理を高速化で
きるという効果を有する。

【図面の簡単な説明】

第１図は本発明の一実施例の符号化回路を示すブロック
図、第２図は同符号化回路におけるラインメモリと白黒
判別レジスタとの関係を示す模式図、第３図は同符号化
回路の動作例を示すフローチャートである。 ３・・・ラインメモリ、４・・・白黒判別部、訃・・白
黒判別レジスタ、６・・・符号化処理部、８・・・制御
部。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名第１
図 第３ｒＩ！Ｊ

Claims (1)

【特許請求の範囲】
1. 読み取りデータを１ライン毎に所定数個のブロックに分
   割し、各ブロックの読み取りデータが全白、全黒、白黒
   混在のいずれであるかを順次判別して、その結果を白黒
   判別データとして出力する白黒判別手段と、前記読み取
   りデータを１ラインずつ格納するラインメモリと、前記
   ラインメモリからデータを取込んで符号化する符号化処
   理手段と、前記白黒判別データが白黒混在を示す時、そ
   のブロックを所定バイト数毎に、また、前記白黒判別デ
   ータが全白あるいは全黒を示す時、そのブロックをブロ
   ック単位でそれぞれ前記符号化処理手段に符号化処理さ
   せる制御手段とを備えた符号化回路。