JPH01109806A - サンプルホールド回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明はアナログ信号の瞬時値を標本化し保持するサン
プルホールド回路に関し、特に高速のアナログ信号を取
り扱い、集積回路化に適したサンプルホールド回路に関
する。

（従来の技術） 従来、この種のサンプルホールド回路として、第２図に
示すような回路があるが、その動作を以下に述べる。

いま、第２図において、サンプルホールド制御入力端子
３および４（通常、入力端子４は入力端子３に対して位
相が１８０度異なる矩形波の反転入力が入力される。）
の制御入力電圧ＳＨ，ＳＨがそれぞれハイレベル状態“
Ｊ（”、ロウレベル状態“し”　（以下、単に“Ｈ”お
よび“Ｌ”と示す、）にある場合には差動トランジスタ
対Ｑ、、Ｑｓおよび差動トランジスタ対Ｑ、、Ｑ７のう
ちトランジスタＱ、、Ｑｙが共に導通状態、トランジス
タＱ、、Ｑ６は共にじゃ（！！ｒ状態となり本ｒｇＪ＃
ｉの状態はサンプルモードとなる。すなわち、入力端子
１から入力されるアナログ入力信号■、はトランジスタ
Ｑ１のベースに印加され、Ｑｌはエミッタフォロワ動作
をする。Ｑ、のエミッタに接続されたダイオードＤ、な
いしり、はレベルシフト回路として動作し、その電流は
定電流源Ｉ４により供給される。Ｑｌのペースエミッタ
間電圧をＶ　ａ　ｍ　ｌ　、ダイオードＤＩないしＤ３
の順方向電圧をすべて等しいと仮定しＶＤとおくと、ト
ランジスタＱ２のベースに印加される電圧はＶ＋−Ｖａ
ｇ＋　＋３Ｖ、どなる、定電流源Ｉ、の電流とＱ、の動
作電流とを加え合せた電流はＱ４を介して定電流源■１
の電流となる。エミッタにホールド容Ｊｉ　ＣＨが接続
されエミッタフォロワ動作をするＱｌは上記Ｖ　＋−Ｖ
　ｓｇ＋　＋　３　Ｖｐの電圧をベースに受けＣＭを充
電する。この時のＱｌのペースエミッタ間電圧をＶＨ２
とおくとＣＭの電位は■、−（Ｖｍｓ＋　＋Ｖｓｇ＊　
）　＋３Ｖｏ　トナリ、Ｖ、、ニ対１゜て電位が３　Ｖ
ｏ　　　（Ｖｌｌｌｌｌ　＋ＶＢ１２　）レベルシフト
されて追従する。さらに、第２図に示すようにＱｌのエ
ミッタにベースが接続されたトランジスタＱａおよび定
電流源Ｉｓとからなるエミッタフォロワ回路を接続し、
Ｑ８のエミッタすなわち出力端子２より出力信号Ｖａを
取り出すようにした場合には、Ｑ８のペースエミッタ間
電圧がＶ□８の時、■。はＶ＋−（Ｖｓａ＋　＋Ｖａｍ
２＋■ｓ＊ｓ　）＋３Ｖｏとなる。ここで、Ｑ　ｒ　＋
　Ｑ　２１　Ｑ　ｓ　＋Ｄ１ないしり、の各素子の電流
密度が等しくなるよう設定するとＶａ＊＋　＋Ｖｌ１１
２　＋Ｖ＋＋ｇａ　＝　３　Ｖ。

とおくことができ、その結果Ｖ　１ｆｉ＝　Ｖ　ｏとす
ることが可能となる。すなわち、サンプルモードにおい
ては出力信号Ｖｏは入力信号ｖ１ｍに等しく追従するこ
とになる。

次に、ＳＨ，ＳＨがそれぞれ“Ｌｍ、ｕＨｎの場合、Ｑ
４．Ｑ７が共にしゃ断状態、Ｑｓ　、Ｑ。

が共に導通状態になり、本回路はホールドモードとなる
すなわち、Ｑ７．Ｑｌがしゃ断状態となるためＣＭの充
電動作は停止され、ベースがＣ１１の接地側でない一端
に接続されたトランジスタＱ。

が動作を開始して、Ｃ□の電位Ｖ、、＋Ｖｏの値は保持
される。この時、定電流源Ｉｔ、Ｉｔの電流はダイオー
ドＤ４およびＱｓ　、Ｑ６を介して定電流源Ｉ、からと
、Ｑ、およびＱｓ　、Ｑａを介して電源線５より供給さ
れる。

以上に述べるように、サンプルモードにおいては入力信
号ｖ１．に出力信号Ｖｏが追従（ＶＯ＝＝ｖ、、）Ｌ、
ホールドモードに状態が切り換わるとＶ　ｌ　ｍの瞬時
値を保持するというサンプルホールド回路の機能が実行
される。

（発明が解決しようとする問題点） 上述した従来のサンプルホールド回路においてはホール
ドモードの際、ホールド容量ＣＭに接続されたトランジ
スタのバイアス電流（ベース電流）Ｉ８が原因で、出力
信号Ｖ０がＩ　ｍ　／　Ｃｏなる率で漸時減少傾向を呈
する、いわゆるドルーグ特性を示す。

これに対して、高速の入力信号を扱う場合には、一般に
素子の動作電流を大きく設定する必要があり、バイアス
電流も大きくなるため第２図に示すような従来例におい
てはドループが大きくなりすぎ、サンプルホールド回路
本来の保持機能を失う。

また、ドループを小さくするため、バイアス電流１．を
小さくする意図でホールド容量Ｃ１１に接続されるトラ
ンジスタに接合形電界効果トランジスタあるいは電流増
幅率の大きなトランジスタが用いられることがしばしば
あるが、集積回路化を考慮すると、標準的な集積１回路
プロセスに加え上記の特殊なトランジスタを同時に作り
込むためのプロセスを要し、このドループの問題に対処
するためだけの理由でプロセスが複雑すなわち高価なも
のになるという不都合が生ずる。

さらに、Ｃ）に接続されるトランジスタをダーリントン
接続形式とすること、あるいはバイアス電流補償回路を
新たに設けること等の回路技術を用いる場合やＣＭの値
を大きくした場合のように、複雑かつ高価な集積回路プ
ロセスを必要としない場合を考慮しても、これらは本質
的に高速化には適当ではなく、サンプルモードにおける
速い変化の入力信号に回路の応答が追従できなくなると
いう問題を生ずる。

〈問題点を解決するための手段） 本発明のサンプルホールド回路は、カレントミラー回路
と、入力信号がベースに入力されコレクタが前記カレン
トミラー回路のダイオード形式接続に接続された第１の
トランジスタと、前記第１のトランジスタのエミッタに
カソード側が接続されアノード側が前記カレントミラー
回路の出力点に接続された単一若しくは複数のダイオー
ド又はダイオード接続されたトランジスタからなる第１
のダイオード素子と、アノード側がバイアス電圧に接続
されカソード側が前記第１のダイオード素子のアノード
側に接続された単一若しくは複数のダイオード又はダイ
オード接続されたトランジスタからなる第２のダイオー
ド素子と、一方のトランジスタのコレクタが前記第１の
トランジスタのエミッタに接続され他方のトランジスタ
のコレクタが前記第１のダイオード素子のアノード側に
接続された第１の差動回路と、ベースが前記第１のダイ
オード素子のアノード側に接続されコレクタが電源に接
続されエミッタにホールド容量が接続された第２のトラ
ンジスタと、一方のトランジスタのコレクタが電源に接
続され他方のトランジスタのコレクタが前記第２のトラ
ンジスタのエミッタに接続された第２の差動回路とを備
えてなる。

（作用） 本発明は、動作電流を差動スイッチにより制御する形式
のアナログスイッチを入力回路として用いてサンプルモ
ード、ホールドモードの切り換えを行ない、ホールドモ
ードにおける一方の差動対の動作電流を、ダイオードス
イッチを介してバイアス電圧源から、また他方は直接電
源線から供給することによりホールド容量充電用トラン
ジスタをしゃ断して、バイアス電流に起因するドループ
を無くするものである。

（実施例） 次に、本発明について図面を参照して説明する。

第１図は本発明の一実施例を示す回路図である。

いま゛、サンプルホールド制御入力端子１３およびその
反転入力端子１４の入力電圧ＳＨ，ＳＨがそれぞれ“Ｈ
″、“Ｌ′状態、すなわち本回路の状態がサンプルモー
ドの場合には、差動トランジスタ対Ｑ　Ｈ４，Ｑ　ｒう
および差動トランジスタ対Ｑ１６１Ｑ１７のうちトラン
ジスタＱ　＋　４　Ｔ　Ｑ　ｌ？が共に導通状態、トラ
ンジスタＱ　ｌｓ＋　Ｑ　１６が共にしゃ断状態となり
、入力端子１１、から入力されるアナログ信号ｖ１．は
トランジスタＱｌｌのベースに印加され、Ｑ　＋＋はエ
ミッタフォロワ動作をする。Ｑ目のエミッタに接続され
たダイオードＤ、ないしＩ）ｔｉは、トランジスタＱ　
＋９＋　Ｑ　２０からなるカレントミラー回路の出力電
流がその動作電流となり、レベルシフト回路として動作
する。

エミッタにホールド容量Ｃｎが接続されたトランジスタ
Ｑ１２はエミッタフォロワ動作をし、０．４を充電する
＊　Ｑ　ＩＩ＋　Ｑ　１２のペースエミッタ間電圧をそ
れぞれＶ＠ｌｌｌ＋　ｋ１１＋ダイオードＤ、Ｉないし
Ｄｔｓの順方向電圧をすべて等しく■ゎと仮定できると
すればＣ８の電位は、Ｖ、、−（Ｖ、、、。

＋　Ｖ　ｓｍ＋２＞　＋３　Ｖ　ｏとおくことができ、
ｖｌ、ニ対して３Ｖｏ　　　（Ｖ＊ｔ＋＋＋Ｖｓｇ＋２
）だけレベルシフトして入力に追従する。さらに、第１
図に示すようにＱ１０のエミッタにベースが接続された
トランジスタＱ　＋ａおよび定電流源Ｉｔｓとからなる
エミッタフォロワ回路を付加し、Ｑ　＋ｓのエミッタす
なわち出力端子１２から出力信号Ｖｏを取り出すように
した場合、Ｑ　＋６のベースエミッタ間電圧ｆｉ’　Ｖ
　ｅｇ　ｌｓ　テＴｏ　ルトするトＶｏ　＝Ｖｔ−（Ｖ
ｍｇ＋＋＋Ｖｓａｔｔ＋Ｖｓｇｔａ）　＋　３　Ｖｏと
なる。ここでＱ　口＋Ｑ　１１＋　Ｑ　１ｍ、　Ｄ　日
ないしＤｌｍの各素子の電流密度を等しく設定するとＶ
Ｂ１１＋Ｖ＠Ｈ２＃２ＶＤ　。

Ｖｓｇ＋＋＋Ｖｓｇ＋ｚ＋Ｖｅｇ＋ａ＃３　Ｖｏ　トＴ
ルコトカ可能であり、従ってＣＭの電位はＶ＋−＋Ｖｏ
、出力電圧■。＝ｖ、１１となり、それぞれサンプルモ
ードにおいては入力信号■１に追従する。

ＳＨ，ＳＨがそれぞれＬ”、”Ｈ″の場合、すなわちＱ
１４１Ｑ１７が共にしゃ断状態、Ｑ　ｌｓ＋ＱＩ６が共
に導通状態になると、本回路はホールドモードとなる。

サンプルモードにおいてはエミッタフォロワ動作をし、
ＣＨの充電を行なっていたＱ　＋２がダイオードＤＩ４
の導通によりしゃ断状態となり、充電動作を停止し、Ｃ
Ｈの電位Ｖ１．＋Ｖ。の瞬時値が保持される。この時、
Ｑ１２をしゃ断状態にするための条件は、ＣＭの電位Ｖ
、、＋Ｖ、にＱ　１２のペースエミッタ間電圧を加えた
電位Ｖ　ｔ、＋２　Ｖ。すなわちＱ　ｌ　２のベース電
位が、バイアス電圧端子１７の電位からダイオードＤ１
４の順方向電圧を減じた電位より大きければ良いためバ
イアス電圧端子１７の電位をｖｌｌ、とおき、ダイオー
ドＤ　Ｉ４の順方向電圧をＱ　ｌｌ＋　Ｑ　＋□、Ｄ＋
＋ないしＤＩ３に電流密度を等しくしてＶ、と設定する
と、Ｖ　ｓ＋　　Ｖ　ｏ　＜　Ｖ　ｔ−＋　２　Ｖ　ｏ
となる。−例として、ｖｏが０〜−２〔ｖ〕の範囲の値
をとるものと仮定すると、Ｖｏは一般に０．７〜０．８
　　（Ｖ）であるからＶＢ＋としてはＯ［：Ｖ）程度の
値で十分となる。

あるいは、バイアス電圧端子１７は電源線１５と共通に
して、ＤＩ４を複数のダイオードにより構成して上記の
条件を満足させることも考えられる。

導通状態にあるＱＬ５１Ｑ１６の動作電流は、Ｑ　１５
に関してはＤ１４を介してバイアス電圧端子１７から供
給され、まなＱ　＋６に関しては電源線１５より供給さ
れる。

第１図に示すように、負荷を駆動するため実用上出力部
にエミッタフォロワを付加した例においては、トランジ
スタＱ１．とホールド容Ｍｃｌｌの漏れ電流は無視し得
るものとしてＱ　＋ａの電流増幅率をｈｐｇとおくと、
ドループレイト」Ｕらｔ はＪＪ−Ｌ／ＣＨとなる。これに対して従来例ｐｔ においては、トランジスタＱ３．Ｑ８の電流増加幅率を
ｈＦｌと仮定すると 一ハ」Ｌよ−　　Ｉ　　　Ｉ　　十Ｉ　　±Ｉ　　／Ｃ
，４トｆｃｄｔ　　　　　　　　ｈ□ るため、各定電流源の値を仮にＩ　ｒ　＝　Ｉ　２　＝
　Ｉ　５＝＝ｉ、、、Ｉ、＝２・Ｉ４と設定すると佃＝
５・　丹／　ｃ　ｏとなる。

第１図の実施例のドループレイトは 」いム　　・」Δ−／ＣＨとなるから、本実ｄｔ　　＝
２ｈｐｇ 施例の回路によればドループレイトを従来例の」Ｌと大
幅に低減することが可能となる。

（発明の効果） 以上説明したように、本発明によれば、アナログ信号の
瞬時値を標本化し、さらにこれを保持する回路すなわち
サンプルホールド回路において、特に集積回線路化を考
慮した場合、標本化時の追従速度を損わずに、かつ接合
形電界効果トランジスタ等の特殊な素子を同時に作り込
むための複雑すなわち高価な集積回路製造プロセスを要
することがなく、標本的な製造プロセスにより、その保
持特性を従来の回路に比較して２倍以上向上させること
が可能となる効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示す回路図、第２図は従来
例の回路図である。 １．１１・・・入力端子、２．１２・・・出力端子、３
，４゜１３、１４・・・制御入力端子、５　、６　、１
５．１６・・・電源線、１７・・・バイアス電圧端子、
Ｑ　Ｉ”Ｑｓ　＋　Ｑｚ、Ｑ１２゜Ｑ１４〜Ｑ２ｏ・・
・トランジスタ、Ｄ、〜Ｄ　４　、　Ｄ　＋１〜Ｄ１４
・・・ダイオード、ＣＨ・・・ホールド容量、Ｉｔ〜Ｉ
４．Ｉｌｌ〜Ｉｌｌ・・・定電流源。

Claims (1)

【特許請求の範囲】
1. カレントミラー回路と、入力信号がベースに入力されコ
   レクタが前記カレントミラー回路のダイオード形式接続
   点に接続された第１のトランジスタと、前記第１のトラ
   ンジスタのエミッタにカソード側が接続されアノード側
   が前記カレントミラー回路の出力点に接続された単一若
   しくは複数のダイオード又はダイオード接続されたトラ
   ンジスタからなる第１のダイオード素子と、アノード側
   がバイアス電圧に接続されカソード側が前記第１のダイ
   オード素子のアノード側に接続された単一若しくは複数
   のダイオード又はダイオード接続されたトランジスタか
   らなる第２のダイオード素子と、一方のトランジスタの
   コレクタが前記第１のトランジスタのエミッタに接続さ
   れ他方のトランジスタのコレクタが前記第１のダイオー
   ド素子のアノード側に接続された第１の差動回路と、ベ
   ースが前記第１のダイオード素子のアノード側に接続さ
   れコレクタが電源に接続されエミッタにホールド容量が
   接続された第２のトランジスタと、一方のトランジスタ
   のコレクタが電源に接続され他方のトランジスタのコレ
   クタが前記第２のトランジスタのエミッタに接続された
   第２の差動回路とを備えてなることを特徴とするサンプ
   ルホールド回路。