JPH01112293A - 電子楽器の楽音制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、手動設定操作とプリセットデータ選択操作
の両方により楽音制御データの設定を行うことができる
電子楽器の楽音制御装置に関し。

特に、プリセットデータの選択がなされた後、該プリセ
ットデータの選択をキャンセルし、プリセットデータ選
択直前の設定内容を瞬時に再現し得るようにしたことに
関する。

〔従来の技術〕

特開昭５５−１４０８９２号公報においては、プリセッ
ト回路で選択したプリセラ１〜データを楽音制御レジス
タに記憶し、この楽音制御レジスタに記憶したデータに
より発生楽音を制御する場合において、手動操作される
楽音制御スイッチの出力により楽音制御レジスタの内容
を変更できるようにしたことが示されている。この構成
によれば、プリセットデータをそのまま利用したり、プ
リセラ１−データの一部を手動スイッチ操作により適宜
修正して利用することができるので、実用性に富んでい
る。

〔発明が解決しようとする課題〕

しかし、その反面、−旦プリセットデータを選択すると
、選択前に設定したデータの状態には簡単には戻せない
、という欠点があった。すなわち、楽音制御レジスタに
記憶する制御データの内容を手動スイッチ操作により適
宜調整して所望の状態に設定した後、プリセットデータ
を選択すると、楽音制御レジスタの内容がすべてプリセ
ットデータに変わってしまい、元の状態に戻したくても
簡単には戻せなくなる。これは楽音制御スイッチとして
自己復帰型押しボタンスイッチを使用した場合に、特に
問題となる。スイッチそれ自体では元の設定状態を保持
しえないからである。また、仮りに、自己保持型スイッ
チを用いたとしても、−旦プリセットデータを選択した
後、スイッチ操作によりその内容を修正してしまうと、
自己保持型スイッチであってもスイッチ状態が変わって
しまうので、プリセットデータ選択前の元の状態には簡
単には戻せない。

この発明は上述の点に鑑みてなされたもので、プリセッ
トデータの選択がなされた後、極めて簡単な操作により
、該プリセットデータ選択直前の設定内容を瞬時に再現
し得るようにした電子楽器の楽音制御装置を提供しよう
とするものである。

〔課題を解決するための手段〕

この発明に係る電子楽器の楽音制御装置は、楽音を制御
するための制御データを手動で設定するための手動設定
手段と、複数の前記制御データを記憶するものであり、
記憶した各制御データの内容が前記手動設定手段の設定
操作に応じて変更される第１の記憶手段と、複数の前記
制御データを記憶するための第２の記憶手段と、複数の
前記制御データからなるプリセットデータを記憶したプ
リセット記憶手段と、前記プリセット記憶手段に記憶し
たプリセットデータを選択するためのプリセット選択手
段と、前記プリセット選択手段の選択に応じて前記第１
の記憶手段にそれまで記憶していた複数の制御データを
前記第２の記憶手段に転送して記憶させる一方で、該プ
リセット選択手段の選択に応じて前記プリセット記憶手
段からプリセットデータを読み出し、前記第１の記憶手
段に書き込む第１の制御手段と、プリセットデータの選
択をキャンセルするための操作手段と、前記操作手段に
よりキャンセル操作がなされたとき、前記第２の記憶手
段に記憶している複数の制御データを前記第１の記憶手
段に転送し記憶させることにより、該第１の記憶手段の
記憶内容をプリセットデータの選択がなされる直前の状
態に復帰させる第２の制御手段とを具え、前記第１の記
憶手段に記憶している制御データに基づき楽音を制御す
るようにしたものである。

〔作　　用〕

プリセット選択手段によりプリセットデータの選択がな
されると、選択されたプリセットデータがプリセラ１へ
記憶手段から読み出され、第１の記憶手段に記憶される
。この第１の記憶手段に記憶されたデータは、手動設定
手段の設定操作に応じて適宜変更される。また、この第
１の記憶手段に記憶している制御データに基づき楽音が
制御される。こうして、望みの状態の制御データを設定
し、第１の記憶手段に記憶する。

この状態で、新たにプリセットデータの選択がなされる
と、第１の制御手段により、第１の記憶手段にそれまで
記憶していた複数の制御データを第２の記憶手段に転送
して記憶させる一方で、該選択に応じたプリセットデー
タをプリセット記憶手段から読み出し、第１の記憶手段
に書き込む。

こうして、第２の記憶手段においては、プリセットデー
タの選択がなされる直前の複数の制御データの設定状態
が保存される。

一旦選択したプリセットデータが気にいらず、プリセッ
トデータ選択前の設定状態に戻したい場合は、プリセッ
トデータの選択をキャンセルするための操作手段を操作
する。この操作手段によりキャンセル操作がなされると
、第２の制御手段により、前記第２の記憶手段に記憶し
ている複数の制御データを前記第１の記憶手段に転送し
記憶させる。これにより、該第１の記憶手段の記憶内容
をプリセットデータの選択がなされる直前の状態に復帰
させることができる。

また、−旦プリセットデータを選択した後、手動設定手
段の設定操作に応じて第１の記憶手段に記憶する制御デ
ータの内容を変更・修正したが、これが気にいらず、プ
リセットデータ選択前の設定状態に戻したい場合も、同
様に、プリセットデータの選択をキャンセルするための
操作手段を操作する。これにより、上述同様に、該第１
の記憶手段の記憶内容をプリセットデータの選択がなさ
れる直前の状態に復帰させることができる。

ここで、仮りに、手動設定手段が自己保持型のスイッチ
からなるものであったとすると、−旦プリセットデータ
を選択した後、手動設定手段を操作しない限りプリセッ
トデータ選択前の設定操作状態を保持することができる
が、−旦該手動設定手段を操作してしまうとプリセット
データ選択前の設定操作状態は保持されなくなる。その
ため、もし、上記キャンセル用の操作手段、第１の制御
手段により記憶制御される第２の記憶手段、及び第２の
制御手段がなかったとすると、自己保持型のスイッチか
らなる手動設定手段であっても、これを個別に適宜操作
してプリセットデータ選択前の設定操作状態に戻さねば
ならない。しかし、この発明では、そのような問題は解
決されており、単に、キャンセル用の操作手段を操作す
るだけで瞬時にプリセットデータ選択直前の設定内容を
再現することができる。

〔実施例〕

以下添付図面を参照してこの発明の一実施例を詳細に説
明しよう。

第１図において、コントロールパネル１ｏは音色、音量
、効果等を選択設定するための各種の楽音制御用操作子
を含む部分である。プリセットパネル１１はコントロー
ルパネル１０の各操作子の状態を予じめ設定した状態に
自動的に設定するためのスイッチを含む部分である。制
御回路１２はコントロールパネルコ−０における各操作
子の選択設定状態の読み出し及びプリセラ］・パネル１
１を使用したプリセット動作（プリセットデータの書込
み及び読み出し）を制御するものである。キースイッチ
回路１３は鍵盤の各部に対応するキースイッチを含み、
押圧鍵を表わす情報を楽音発生部１４に与える。複音楽
器の場合、楽音発生部１４は同時最大発音数に相当する
チャンネルを有し、押圧鍵をいずれかのチャンネルに割
当てて発音させる。楽音発生部１４は押圧鍵に対応する
音高の楽音信号を制御回路１２から与えられる楽音制御
信号に応じた音色、音量、効果等を付与して発生する。

楽音発生部１４から出力された楽音信号はサウンドシス
テム１５に与えられる。

第２図には制御回路１２とプリセットパネル１１の詳細
例が示されており、コントロールパネル１０における各
操作子二二ツ）１０Ａ・・−、？ＯＢ−の詳細は省略さ
れている。コントロールパネル」０における操作子には
大別して２つのタイプがある。

１つは、１つのスイッチによシ音色あるいは効果等の選
択を行なうもの（これをＡ型操作子ということにする）
、もう１つは複数のスイッチにより音色、音量、効果等
の段階的選択設定を行なうもの（これをＢ型操作子とい
うことにする）、である。コントロールパネル１０には
Ａｍ及びＢＷの操作子が複数配列されている。

第３図はコントロールパネル１０におけるＢ型操作子ユ
ニットの一例を示す図である。ここに示された操作子は
フルート１６フイート系音色（ＦＬＵＴＥ１６’）の音
量レベルをＯから７までの８段階で選択設定するための
音色選択操作子である。

この操作子は、レベル０乃至７に対応する自己復帰型押
釦スイッチＰＳＯ乃至ＰＳ７をたて長に配列して成シ、
その押釦ＰＢＯ乃至ＰＢ７の内部に夫々発光素子（例え
ば発光ダイオード）ＬＯ乃至Ｌ７を収納しである。各押
釦スイッチＰＳＯ乃至ＰＳ７の出力はプライオリティエ
ンコーダ１６に与えられる。プライオリティエンコーダ
１６は押圧された押釦スイッチ（ｐｓｏ乃至ＰＳ７のう
ち１つ）を示す３ビツトの２進信号をエンコードするも
ので、複数の押釦スイッチが同時に押圧された場合はそ
のうち１つを優先選択してエンコードする。エンコーダ
１６の出力はセレクタ１７の「０」入力に与えられる。

セレクタ１７０制御入力に与えられるロード信号４Ａ（
またはＬＢ）は通常は”０″であり、この選択制御入力
信号が”０”のとき「０」入力に与えられているエンコ
ーダ１６からの信号を選択する。また、プライオリティ
エンコーダ１６は押釦スイッチＰＳＯ乃至ＰＳ７が押圧
されたときイベント信号ＥＶＴを出力する。

このイベント信号ＥＶＴはオア回路１９を介してレジス
タ１８のロード制御入力（Ｌ）に与えられる。レジスタ
１８は、ロード制御人力（Ｌ）に信号″′１”が与えら
れたとき、セレクタ１７から与えられるコード信号を取
シ込む。従って、押釦スイッチ（ｐｓｏ乃至ＰＳ７のう
ちいずれか１つ）が押圧されたとき、この押圧された押
釦スイッチを示すコード信号がレジスタ１８に記憶され
る。

レジスタ１８の出力はデコーダ２０に入力され、ｒＯＪ
乃至「７」のデコード出力のいずれかが１”となる。デ
コーダ２０の出力はオア回路２１乃至２８を介して各押
釦ＰＢＯ乃至ＰＲ７に対応する発光素子ＬＯ乃至Ｌ７に
印加される。デコーダ２０における「０」乃至「７」の
出力はレジスタ１８に記憶されているコード信号に対応
する押釦スイッチのレベルに対応している。ｒＯＪ乃至
「７」のうち１つのレベルを示すデコーダ２０の出力に
゛よってそのレベル以下のすべての発光素子（ＬＯ乃至
Ｌ７のうちいずれか１乃至複数）が点灯されるようにオ
ア回路２１乃至２８とデコーダ２０とが接続されている
。

例えば押釦スイッチＰＳ４が押圧されると、このスイッ
チＰＳ４に対応する２進コ一ド信号”１００″がレジス
タ１８に記憶され、デコーダ２０の出力「４」が１”と
なる。これによプレペル４以下の発光素子ＬＯ乃至Ｌ４
に対応するオア回路２１乃至２５に夫々″１”が入力さ
れ、これらの発光素子ＬＯ乃至Ｌ４がすべて点灯される
。このように、選択されたレベル４のみならずそれ以下
のレベルに対応する発光素子ＬＯ乃至Ｌ４をすべて点灯
することによシ棒グラフ状にレベル表示を行なうことが
でき、レベル設定量が判別し易くなるという利点がある
。

第４図はコントロールパネル１０におけるＢ型操作子ユ
ニットの別の例を示す図である。各段階Ｉ２− 〇乃至７に対応する表示器ケースＤＣＯ乃至ＤＣ７の内
部に発光素子ＬＢ乃至Ｌ１５が夫々収納されている。ア
ップ用押釦Ｆ’Ｂ８は設定量（音量レベルアルイハリズ
ムテンポあるいはサスティン時間等）を増大するとき押
圧するものでアシ、ダウン用押釦ＰＢ９は設定量を減少
するとき押圧するものである。各押釦ＰＢ８．ＰＢ９に
対応して２段階のスイッチＰＳ８１．ＰＳ８２．ＰＳ９
１．ＰＳ９２が夫々設けられている。スイッチＰＳ８１
゜ＰＳ９１は浅い押圧タッチで導通し、スイッチＰＳ８
２．ＰＳ９２は深い押圧タッチで導通する。

押釦Ｐ　Ｂ　８またはＰＨ１を浅いタッチで押圧したと
きはスイッチＰＳ８１．ＰＳ’９１のオン出力＋１″が
アンド回路２９．３０を介してアンド回路３１゜３２に
与えられ、低周波クロックパルスＬＦＯを１分周器３３
で１分周した低速低周波クロツクパルスＬ　Ｆ　Ｏ’が
選択される。押釦ＰＢ８ｔたはＰＨ１を深いタッチで押
圧したときはスイッチＰ、Ｓ８２゜ＰＳ９２のオン出力
“１”がアンド回路３４．３５に与えられ、低周波クロ
ックパルスＬＦＯが選択される。このとき、インバータ
３６．３７の出力”０”によりアンド回路２９．３０が
動作不能となシ、第１スイッチＰＳ８１．ＰＳ９１の出
力は禁止される。アップ用押釦ＰＢ８の操作にもとづい
て選択された高速または低速の低周波クロックパルスＬ
ＦＯ，ＬＦＯ’は、アンド回路３１または６４からオア
回路３８及びアンド回路４０を介してプログラマプルア
ップダウンカウンタ４２のアップカウント入力（Ｕ）に
与えられる。ダウン用押釦ＰＢ９の操作にもとづいて選
択されたクロックパルスＩ、ＦＯ，ＬＦＯ’はオア回路
３９及びアンド回路４１を介してカウンタ４２のダウン
カウント入力（Ｄ）に与えられる。

アップカウント中にカウンタ４２の内容が最大値（オー
ル“１”）になると、ナンド回路４３の出力が０′とな
シ、アンド回路４ｏが動作不能となってアップカウント
が禁止される。ダウンカウント中にカウンタ４２の内容
が最小値（・オール”０”）になると、オア回路４４の
出力が“０”となシ、アンド回路４１が動作不能となっ
てダウンカウントが禁止される。

カウンタ４２の出力のうち上位３ビツトはデコーダ４５
に入力され、「０」乃至「７」のうちいずれか１つのデ
コード出力が１″となる。デコーダ４５の各出力は第３
図のデコーダ２０と同様にオア回路４６乃至５６を介し
て自己及び自己よシ下位の段階に対応するすべての発光
素子（Ｌ８乃至Ｌｉ２のうち１乃至複数）に印加される
。例えばデコーダ４５の出力が「３」のときは発光素子
Ｌ８乃至Ｌｌｌが点灯される。

設定量を素速く増大するときはアップ用押釦ＰＢ８を深
く押圧する。すると、アンド回路６４を介して高速の低
周波クロックパルスＬＦＯが選択され、このクロックパ
ルスＬＦＯのレートでカウンタ４２が素速くアップカウ
ントされる。このカウンタ４２の増数に伴ない発光素子
Ｌ８乃至Ｌ１５が上位の段階に向けて順次点灯していく
ので、所望の段階まで点灯したとき押釦ＰＢ８から指を
離せばよい。押釦Ｐ、Ｂ８を浅く押圧したときは低速の
低周波クロックパルスＬ　Ｆ　Ｑ’が選択されるので、
カウンタ４２の増数レートは遅い。従って設定量を僅か
だけ増大するときは押釦ＰＢ８を浅く押圧するのがよい
。これとは反対に、設定量を素速く減少させるときはダ
ウン用押釦ＰＢ９を深く押圧し、ゆっ〈）減少させると
きは押釦ＰＢ９を浅く押圧する。カウンタ４２の減数に
伴ない発光率 素子Ｌ８乃至Ｌ１５が下位に向けて順次消灯でいくので
、所望の段階まで消灯したとき押釦ＰＢ９から指を離せ
ばよい。

尚、第３図及び第４図共、設定量が棒グラフ状に点灯表
示されるようになっているが、設定量に対応する単一の
発光素子のみを点灯する場合はデコーダ２０及び４５の
各出力「０」乃至「７」を各々に対応する単一の発光素
子のみに印加するようにすればよい。棒グラフ状の表示
が好ましいものは各音色毎の音量レベル、自動リズム音
の音量レベル、リズムのテンポ、サスティン時間長、等
であシ、単一点灯が好ましいも−のは上鍵盤、音と下鍵
盤音の音量バランス、鍵盤音とリズム音の音量バランス
等である。

第５図はコントロールパネル１０におけるＡ型操作子ユ
ニットの一例を示す図である。Ａ型操作子は１個の押釦
スイッチＰＳ　１０から成シ、その押釦ＰＢＩＯの内部
に発光素子Ｌ１６が収納されている。押釦スイッチＰＳ
ＩＯが押圧されると、ワンショット回路５４から１パル
スが出力され、アンド回路５５及び５６に供給される。

Ｒ−Ｓフリップフロップ５７の出力（Ｑ）がアンド回路
５５に加えられると共にインバータ５８で反転されてア
ンド回路５６に加えられている。アンド回路５５の出力
はオア回路５９′ｆｒ：介してフリップ７０ツブ５７の
リセット入力（Ｒ）に加わシ、アンド回路５６の出力は
オア回路６０を介してフリップフロップ５７のセット入
力（Ｓ）に加わる。フリップフロップ５７の出力（Ｑ）
は発光素子Ｌ１６に印加される。従って自己復帰型の押
釦スイッチｐｓ１０を押圧する毎にフリップフロップ５
７の状態が反転し、発光素子Ｌ１６が点灯または消灯さ
れる。

第２図において、コントロールパネル１ｏにおける複数
のＡ型操作子ユニット１０Ａ・・・及びＢ型操作子ユニ
ツ）１０Ｂ−の出力は、縦続接続された並列入力直列出
力型（これをＰＩＳＯで示す）シフトレジスタ６１ａ乃
至６１ｒｌによって１ビツトの直列データＳＤに変換さ
れて制御回路１２に供給される。また、制御回路１２か
らはコントロールパネル１０の各操作子を所定の状態に
設定するための直列データＳＳＤが与えられるようにな
っておシ、この直列データＳＳＤは縦続接続された直列
入力並列出力型（これを５ＩＰＯで示す）シフトレジス
タ６２ａ乃至６２Ｈによって並列データに変換されて各
操作子ユニット１０Ａ・・・　。

１０Ｂ・・・に入力される。また、５ＩＰＯシフトレジ
スタ６２ａ乃至６２ｎの出力を所定のタイミングで各操
作子ユニッ）１０Ａ−，１０Ｂ・・・に取り込むだめの
ロード信号ＬＡまたはＬＢが制御回路１２からコントロ
ールパネル１０に与えられる。

第３図に示すようなり型操作子ユニット、においては、
この操作子ユニットに対応する５ＩＰＯシフトレジスタ
（６２ａ乃至６２ｎのうちいずれか１つ）から出力され
る並列コード信号はセレクタ１７の「１」入力に与えら
れ、ロード信号ＬＡ（またはＩ、Ｂ）はセレクタ１７０
制御入力及びオア回路１９を介してレジスタ１８のロー
ド制御人力（Ｌ）に与えられる。従って、ロード信号Ｌ
Ａ（まだはＬＢ）が１”のとき、この操作子ユニットに
対応する５ＩＰＯシフトレジスタ（６２ａ乃至６２ｎの
うち１つ）から与えられるコード信号がセレクタ１７の
「１」入力を介してレジスタ１８に取シ込まれる。また
、第４図に示すようなり型操作子ユニットにおいては、
このユニットに対応する５ＩＰＯシフトレジスタ（６２
ａ乃至６２ｒｌのうちいずれか１つ）から出力される並
列コード信号はプログラマプルアップダウンカウンタ４
２のプリセットデータ入力ＰＤＩに与えられ、ロード信
号ＬＡ（またはＬＢ）は該カウンタ４２のプリセット可
能人力ＰＥに与えられる。従って、ロード信号ＬＡ（ま
たはＬＢ）叫“１”のどき、このユニットに対応する５
ＩＰＯシフトレジスタ（６２ａ乃至６２ｎのうち１つ）
から与えられるコード信号がカウンタ４２にプリセット
される。

第５図に示すようなＡ型操作子ユニットにおいては、こ
のユニットに対応するＳ　ＩＰＯシフトレジスタ（６２
ａ乃至６２ｎのうち１つ）の出力信号はアンド回路６３
に与えられると共にインバータ６４で反転されてアンド
回路６５に写えられる。

またロード信号ＬＡ（またはＩ、Ｂ）はアンド回路６３
及び６５に与えられる。アンド回路６３の出力はオア回
路６０を介してフリップフロップ５７のセット入力（Ｓ
）に与えられ、アンド回路６５の出力はオア回路５９を
介してリセット入力（Ｒ）に与えられる。従って、ロー
ド信号ＬＡ（またはＬＢ）が′１”のとき、このユニッ
トに対応する５ＩＰＯシフトレジ艮夕（６２ａ乃至６２
ｒ１のうち１つ）の出力信号が”１”ならばフリップフ
ロップ５７は強制的にセットされ、”０″ならば強制的
にリセットされる。

第３図に示すようなり型操作°子ユニットにおいてはレ
ジスタ１８の出力が該ユニットに対応するＰＩＳＯシフ
トレジスタ（６１ａ乃至６Ｉｎのうち１つ）に入力され
る。また、第４図に示すようなり型操作子ユニットにお
いてはカウンタ４２の出力が該ユニットに対応するＰＩ
ＳＯシフトレジスタ（６１ａ乃至６ｉｎのうち１つ）に
入力される。第５図に示すようなＡ型操作子ユニツトに
おいてはフリップフロップ５７の出力が該ユニットに対
応するＰＩＳＯシフトレジスタ（６１ａ乃至６１Ｈのう
ち１つ）に入力される。

Ａ型操作子ユニットに対応するシフトレジスタ６１ａ乃
至６Ｉｎ、６２ａ乃至６２ｎは夫々１ステージしかシフ
トステージを持たず、Ｂ型操作子ユニットに対応するシ
フトレジスタ６１ａ乃至６ｉｎ、６２ａ乃至６２ｎは各
ユニットのレジスタ１８あるいはカウンタ４２のビット
数と同数のステージ数をもつことはいうまでもない。こ
の実施例では、コントロールパネル１０における全操作
子の出力データの合計ピット数は６４ビツトであシ、従
って、ＰＩＳＯシフトレジスタ６゛１ａ乃至６ｉｎ及び
５ＩＰＯシフトレジスタ６２ａ乃至６２ｎの合計ステー
ジ数は夫々６４ステージである。各シフトレジスタ６１
ａ乃至６１ｎ及び６２ａ乃至６２ｎはシステムクロック
パルスφに従ってシフト制御される。タイミング信号発
生器６６はシステムクロックパルスφにもとづいて各種
のタイミング信号を発生するだめのもので、そのうちの
タイミング信号５Ｙ６３はＰＩＳＯシフトレジスタ６１
ａ乃至６１ｒｌへの並列データ取り込みタイミングを制
御する。このタイミング信号ＳＹ６３はシステムクロッ
クパルスφの１周期分のパルス幅をもち、パルスφが６
４パルス発生する毎に１パルスの割合で繰返し発生する
。

各ＰＩＳＯシフトレジスタ６１ａ乃至６Ｉｎのロード制
御入力にはタイミング信号ＳＹ６３が与えられておシ、
この信号ＳＹ６３が１”となったとき、コントロールパ
ネル１０の各操作子ユニントから出力されている各種楽
音制御データが各レジスタ６１ａ乃至６１ｎに並列的に
取シ込まれる。取り込まれたデータはシフ訃レジスタ４
１ａ乃至６ｉｎ内を順次シフトされていき、最後のシフ
トレジスタ６Ｉｎの最終ステージから直列データＳＤと
して出力される。信号５Ｙ６３の発生時からクロックパ
ルスφの６４パルス分の時間が経過する。と、６４ステ
ージから成るＰＩＳＯシフトレジスタ６１ａ乃至６Ｉｎ
における全データの直列シフト出力が完了する。このと
きタイミング信号５Ｙ６３が再び発生し、各レジスタ６
１ａ乃至６Ｉｎに並列データが新たに取り込まれる。こ
うして、合計６４ビツトの各種楽音制御データが直列化
されて繰返し出力される。

直列化された楽音制御データＳＤは楽音発生部１４に与
えられると共に、制御回路１２内の５ＩＰＯシフトレジ
スタ６７に入力される。この５ＩＰｏシフトレジスタ６
７はシステムクロックパルスφによってシフト制御され
る６４ステージ／１ビツトのシフトレジスタであシ、６
４ビツトの直列楽音制御データＳＤを並列データに変換
して各ステージから出力する。また、シフトレジスタ６
７の最終ステージの出力は排他オア回路６・８に入力さ
れる。この回路６８の他の入力には直列楽音制御データ
ＳＤが加えられておシ、両入力には６４ビット分の時間
遅れがある。従って、６４ビツトの楽音制御データのう
ち同じデータ（ピット）の現在の状態（ＳＤ）とその直
前の状態とが排他オア回路６８で順次比較されることに
なる。両者が一致するとき（つｔｂデータが変化してい
ないとき）排他オア回路６８の出力は０″であシ、不一
致のとき（つまりデータが変化したとき）１″である。

この排他オア回路６８の出力はイベント信号ＥＶＮＴと
して楽音発生部１４に与えられる。

５ＩＰＯシフトレジスタ６７から並列的に出力される６
４ビツトのデータはプリセットＲＡＭ（ランダムアクセ
スメモリの略、以下同じ）６９及びキャンセルＲＡＭ７
（］のデータ入力端子に夫々与えられる。プリセットＲ
ＡＭ（５９は１ワードが６４ビツトから成る楽音制御デ
ータを４ワード分記憶し得る容量を有し、キャンセルＲ
ＡＭ７０は１ワード分記憶し得る容量を有する。ＲＡＭ
６９における各ワードの記憶エリＬはプリセットパネル
１１０４つのプリセットスイッチＰＬ、Ｐ２゜Ｐ３．Ｐ
４に夫々対応しておシ、これらのスインチＰ１乃至Ｐ４
によってアドレス指定される。演奏者の好みに応じて自
由に設定されたコントロールパネル１０の各操作子の状
態をＲＡＭ６９に書き込み（プリセットし〕、かつ読み
出すために、プリセットスイッチＰ１乃至Ｐ４が設けら
れている。

プリセットＲＯＭ　（リードオンリーメモリの略、以下
同じ）７１はコントロールパネル１０の各操作子の状態
を表わすデータを３ワ一ド分子じめ記憶したもので、プ
リセットパネル１１０３つのプリセットスイッチＰ５．
Ｐ６．Ｐ７によって各ワードの記憶エリアがアドレス指
定される。記憶回路７２は磁気カードＭＣに記憶されて
いるコントロールパネル１０の各操作子の状態を示す１
ワ一ド分のデータを読み取って記憶するための回路であ
る。

ＲＡＭ６９，７０、ＲＯＭ７１．及び記憶回路７２のい
ずれかから読み出された１ワ一ド号の楽音制御データ（
プリセットデータ）はＰＩＳＯシフトレジスタ７３に並
列入力される。このシフトレジスタ７３はシステムクロ
ックパルスφによってシフト制御される６４ステージ／
１ビツトのレジスタであり、タイミング信号ＳＹ６３の
パルス発生タイミングで１ワ一ド分（６４ビツト）の並
列データを各ステージにロードする。シフトレジスタ７
３に取シ込まれた１ワ一ド分の楽音制御データ（プリセ
ットデータ）はクロックパルスφに従って最終ステージ
から頭次出力され、直列のプリセットデータＳＳＤとし
て５ｒｐｏシフトレジスタ６２ａ乃至６２Ｈの最初のス
テージに直列入力される。そして、前述の通シ、ロード
信号ＬＡ（またはＬＢ）にもとづいて各操作子ユニット
１０Ａ・・・、１０Ｂ・・・のレジスタ１８あるいはカ
ウンタ４２あるいはフリップフロップ５７等に夫々記憶
される。従って、プリセットモードが選択された場合は
そのプリセットデータの状態が各操作子二二ツｌ−１Ｏ
Ａ・・・、１０Ｂ・・・で夫々表示される。

尚、後述のように、ロード信号”ＬＡ、ＬＢはタイミン
グ信号５Ｙ６３に同期して発生される。従って、前回の
タイミング信号ＳＹ６３０発生時にＰＩＳＯシフトレジ
スタ７３に取シ込まれた６４ビツトのデータが七っくシ
そのまま５ＩＰＯシフトレジスタ＜Ｓ２ａ乃至６２ｎに
転送されたとき信号ＬＡ、ＬＢが発生し、これらレジス
タ６２ａ乃至６２ｎの内容が各操作子ユニット１０Ａ・
・・、−１０Ｂ・・・に取シ込まれる。

プリセットパネル１１におけるキャンセルスイッチＣ８
Ｗ及びプリセットスイッチＰ１乃至Ｐ７の出力と、磁気
カードＭＣが挿入されたときに発生される磁気カード読
み取シ終了信号ＭＣＲとが優先回路７４に入力されてい
る。優先回路７４は入力信号のうち“１”となっている
信号を１つだけ選択して出力するもので、複数の入力信
号が”１”のときは所定の優先順位に従って１つの信号
”１”を選択する。変化検出回路７５は優先回路７４の
各出力信号が”０”から“１”または”１”から”０”
に変化したことを検出するためのもので、変化を検出し
たときイベント信号Ｐ−ＥＶＮＴを出力する（”１”に
する）。また、優先回路７４を経由したキャンセルスイ
ッチＣ３Ｗの出力信号はＲＡＭ７０の読み出し可能端子
（ＲＥ）に与えられると共にキャンセルリクエスト信号
ＣＲＥＱとしてオア回路７６に与えられる。優先回路７
４を経由したプリセットスイッチＰ１乃至Ｐ４の出力信
号はＲＡＭ６９のアドレス入力及び読み出し可能端子（
ＡＤＲＳ−ＲＥ）に与えられると共に、オア回路７７で
まとめられて二ニーＲＡＭリクエスト信号ＡＲＥＱとし
てオア回路７６に与えられる。優先回路７４を経由した
プリセットスイッチＰ５乃至Ｐ７の出力信号はＲＯＭ７
１のアドレス入力及び読み出し可能端子（ＡＤＲＳ−Ｒ
Ｅ　）に与えられると共に、オア回路７８でまとめられ
て二ニーＲＯＭリクエスト信号０ＲＥＱとしてオア回路
７６に与えられる。優先回路７４を響由した磁気カード
読み取り終了信号ＭＣＲは記憶回路７２の読み出し可能
端子（ＲＥ）に与えられると共に磁気カードリクエスト
信号ＭＲＥＱとしてオア回路７６に与えられる。

プリセットパネル１１に設けられたメモリスイッチＭＳ
ＷはＲＡＭ６９に書込み命令を与えるためのものである
。このスイッチＭＳＷの出力信号ＭＥＭはアンド回路７
９に与えられる。アンド回路７９の他の入力にはタイミ
ング信号５Ｙ６３とエニイＲＡ　Ｍリクエスト信号ＡＲ
ＥＱが加えられており、その出力はＲＡＭ６９の書込み
可能端子（ＷＥ’）に与えられる。ＲＡＭ６９は書込み
可能端子（ＷＥ）に１ｎが与えられたとき、アドレス入
力（ＡＤＲＳ　）によって指定されたエリアに５ＩＰＯ
シフトレジスタ６７から出力された６４ビツト分のデー
タを書込む。信号５Ｙ６３のパルス発生タイミングにお
いては、該信号５Ｙ６３の前回の発生タイミングにおい
てコントロールパネル１０からＰＩＳＯシフトレジスタ
６１ａ乃至６１ｎに取シ込まれた６４ビツトのデータが
すべて５ＩＰＯシフトレジスタ６７に転送されてきてい
る。従って、この信号５Ｙ６３のタイミングでＲＡＭ６
９の書込みを制御することにより、コントロールパネル
１０の全操作子の状態を示す６４ビツトのデータをすべ
て書込むことがで今る。また、ＲＡＭ６９では、書込み
可能端子（ＷＥ）に与えられる信号が０”のとき、アド
レス入力及び読み出し可能端子（ＡｎＲｓ−Ｒａ　）に
与えられる信号によって指定されたエリアから１ワード
（６４ピツト）分のデータを読み出す。

ＲＡ　Ｍ　６９に対する書込みは次のようにして行なう
。演奏者は、まず、コントロールパネル１゜の各操作子
を所望の状態に手動設定する。すなわち、第３図乃至第
５図に示すような各操作子ユニット１０Ａ・・・、１０
Ｂ−・・の押釦ＰＥＯ，ＰＢＩ−を望み通シに押圧し、
記憶回路（レジスタ１８、カウンタ４２．７リツプフロ
ツプ５７等）に所望の状態を示すデータを夫々記憶させ
る。こうして手動設定した各操作子の状態は各々に対応
する発光素子ＬＯ，ＬＬ・・・によって可視表示され、
演奏者によって確認される。各操作子の状態を示すデー
タは各ユニツ）１０Ａ・−，１０Ｂ−・・内の記憶回路
（１８，４２，５７）からＰ工Ｓｏシフトレジスタ６１
ａ乃至６１ｒｌを介してＳ　ＸＰＯシフトレジスタ６７
に絶えず送り込まれる。

コントロールパネル１０の全操作子を所望の状態に設定
し終えた後、ＲＡＭ６９の所望のエリアを指示するプリ
セットスイッチ（ＰＩ乃至Ｐ４のうち１つ、）を押圧す
ると同時にメモリスイッチＭＳＷを押圧する。すると、
タイミング信号５Ｙ６３のタイミングでアンド回路７９
の条件が成立し、押圧されたプリセットスイッチＰ１乃
至Ｐ４．に対応するＲＡＭ６９のエリアにレジスタ６７
のデータすなわちコントロールパネル１ｏの設定状態を
示すデータが書き込まれる。

以上の操作を、コントロールパネル１ｏの設定状態を変
えて、各プリセットスイッチＰ１乃至Ｐ４につき、夫々
行なう。こうして、ＲＡＭ６９の全エリアに演奏者の望
みの楽音制御データの組合せが４組（４ワード）記憶さ
れる。

ＲＡＭ６９あるいはＲＯＭ７１を読み出す場合は、プリ
セットスイッチＰ１乃至Ｐ７のいずれが１つを単独で押
圧する。これにより、ＲＡＭ＜５９あるいはＲＯＭ７１
の対応するエリアから６４ピツト分のデータが読み出さ
れ、タイミング信号５Ｙ６３のタイミングでＰＩＳＯシ
フトレジスタ７３にロードされる。

例えば、ＲＡＭ６９を読み出すためのスイッチＰ１乃至
Ｐ４が押圧されると、ＲＡＭ６９からデータが読み出さ
れると共に、第６図に示すように二ニーＲＡ　Ｍリクエ
スト信号ＡＲＥＱが１”となる。また、イベント信号Ｐ
−ＥＶＮＴが第６図に示すように発生する。このイベン
ト信号Ｐ−ＥＶＮＴはアンド回路８０に与えられる。ア
ンド回路８０の他の入力には信号ＡＲＥＱの′１”がオ
ア回路７６を介して加えられる。従って、アンド回路８
０の出力信号Ｓ１はプリセットスイッチＰ１乃至Ｐ４が
新たに押圧されたとき、イベント信号Ｐ−ＥＶＮＴに対
応して１”となる。アンド回路８０の出力信号Ｓ１はＲ
−Ｓフリップ７０ツブ８１０セツト入力（Ｓ）に加わる
。このフリップ７０ツブ８１のリセット入力（Ｒ）には
タイミング信号ＳＹ６３が加わる。従って、フリップフ
ロップ８１の出力信号Ｑ１は第６図に示すように信号Ｓ
１の立下シから信号５Ｙ６３の立下シまでｌｌｔ″とな
る。アンド回路８２には信号Ｑ１と５Ｙ６３とが入力さ
れておシ、その出力信号Ｓ２は第６図に示すように発生
する。すなわち、プリセットスイッチＰＩ乃至Ｐ４が押
圧されたときから数えて最初のタイミング信号５Ｙ６３
（第６図参照）が発生するときに同期して信号Ｓ２が”
１”となる。

丁度このとき、ＲＡＭ６９から読み出されたデータがＰ
ＩＳＯレジスタ７３にロードされる。

信号Ｓ２はセット優先型のＲ−Ｓフリップ７０ツブ８３
のセット入力（Ｓ）に与えられる。このフリップフロッ
プ８３のリセット入力（Ｒ）にはタイミング信号ＳＹ６
３が加えられる。従って、このフリップフロップ８３の
出力信号Ｑ２は第６図に示すように信号ｓ２の立下シか
ら次の信号５Ｙ６３の立下シまでの６４タイムスロツト
（１タイムスロ・ットはクロックパルスφの１周期）の
間“１″となる。この出力信号Ｑ２とタイミング信号５
Ｙ６３がアンド回路８４に入力されておシ、第６図に示
すように該アンド回路８４がらロード信号ＬＡが発生さ
れる。すなわち、ＲＡＭ６９から新たに読み出されたデ
ータがＰＩＳＯレジスタ７３に取り込まれたときから６
４タイムスロット分の時間がｇ過したときロード信号Ｌ
Ａが発生する。従って、スイッチＰ１乃至Ｐ４によって
選択された６４ピント分のプリセットデータがｓｒｐ。

レジスタ６２ａ乃至６２ｎに確実に転送されたときロー
ド信号ＬＡが発生し、夫々に対応する所定の操作子二二
ノ）１０Ａ・・・、１０Ｂ・・・にこれらのデータが取
シ込まれる。尚、操作子ユニット１０Ａ・・、　１０　
Ｂにはロード信号ＬＡ及びＬＢのいずれか一方が入力さ
れるようになっているが、通常は信号ＬＢはＬＡと全く
同一の信号であると考えてよい。すなわち、信号ＬＢを
出力するアンド回路８５は、通常はインバータ８６の出
力信号”１”によって動作可能となっておシ、他の入力
に加わる信号り、Ａに対応して信号ＬＢが発生するよう
になっている。信号ＬＡとＬＢの違いについては後述す
る。

スイッチＰ５乃至Ｐ７あるいはＣ３Ｗの押圧操作にもと
づいであるいは磁気カードＭＣの挿入にもとづいてＲＯ
Ｍ７１あるいはＲＡＭ７０あるいは記憶回路７２を読み
出す場合も上述と同様に、読み出したデータがｐｒｓｏ
レジスタ７乙に取り込まれたときから６４タイムスロツ
ト後に１発のロード信号ＬＡが発生し、これらのデータ
が所定の各操作子ユニノ）１０Ａ・・・、１０Ｂ・・・
に夫々取り込まれる。すなわち、前述と同様に、スイッ
チ出力あるいは信号ＭＣＨの変化時にイベント信号Ｐ−
ＥＶＮＴが発生し、かつこれらのスイッチ出力あるいは
信号ＭＣＨに対応してリクエスト信号ＣＲＥＱ　、０Ｒ
ＥＱ　、ＭＲＥＱが発生することによシアンド回路８０
の条件が成立し、これにもとづきロード信号ＬＡが発生
される。

尚、Ｒ，０Ｍ７ｊに対応する３つのプリセットスイッチ
Ｐ５乃至Ｐ７のうち、Ｐ５及びＰ６は楽音を望ましい状
態で発生させるためのプリセットデータを夫々選択する
ものであるが、Ｐ７はコントロールパネル１０の状態を
初期状態にリセットするだめのデータを選択するための
ものである。すなわち、このスイッチＰ７を押圧すると
、各操作子の設定レベルを０に、前景バランスを中点に
、各効果をオフ状態に、夫々設定するデータがＲＯＭ７
１から読み出され、これにもとづきコントロ−ルパネル
１０の各操作子が初期状態に設定される。従って各操作
子の初期設定がワンタッチで行なえる。

キャンセルＲＡＭ７　Ｑは、ＲＡＭ６９．７０　。

ＲＯＭ７１、あるいは記憶回路７２から読み出されたプ
リセットデータをコントロールパネル１０に書き込む直
前に該コントロールパネル１０で設定されていた状態を
記憶するためのものである。

このＲＡＭ７Ｑの書込み可能端子（ＷＥ）にはアンド回
路８４から出力されたロード信号ＬＡが与えられる。こ
のロード信号ＬＡにもとづいてコントロールパネル１０
にプリセットデータを書き込むとき１．その直前までコ
ントロールパネル１０で設定されていた状態を示すデー
タは５ＩＰＯレジスタ６７に記憶されている。従って、
ロード信号ＬＡが発生すると、その直前のコントロール
パネル１０の設定状態を示すデータがＲＡＭ７Ｑに書込
まれる。

このキャンセルＲＡＭ７０ば、コントロールパネル１０
に記憶したプリセットデータをキャンセ゛ルして、該パ
ネル１０の状態を該プリセットデータを記憶する直前の
状態に戻すために利用される。

例えば、演奏前にプリセラ）ＲＡＭ６９（あるいは磁気
カードＭＣ）に書き込むべきデータをコントロールパネ
ル１０において選択設定する場合、あるいは演奏中にプ
リセットモードから手動モードに戻す場合にこのＲＡＭ
７０が有効に利用される。ＲＡＭ６９に書き込むべきデ
ータを形成する（望みの前作Ｉ））のための典型的な手
順を説明すると次の通シである。

まずリセット用のスイッチＰ７を押圧してコントロール
パネル１０の状態をリセットする。次に、コントロ、−
ルパネル１０の各操作子を望みの状態に夫々手動設定す
る。手動によって設定した各操作子の状態を示すデータ
は直列データＳＤとして出力され、５ＩＰＯレジスタ６
７に入力される。

手動設定した状態はコントロールパネル１０の各発光素
子ＬＯ，ＬＬ・・・の点灯表示によって目視確認できる
。また、このデータＳＤは楽音発生部１４にも与えられ
るので、適当な鍵を押圧して楽音を発音させることによ
シ、手動設定した楽音制御内容を耳で確認することもで
きる。次に、ＲＯＭ７１に記憶させている固定のプリセ
ットデータあるいはＲＡＭ６９に既に記憶されているプ
リセットデータを上記手動設定データとを比較するため
に、所望のプリセットスイッチＰ１乃至Ｐ６を押圧する
。これによシ、ＲＡＭ６９あるいはＲＯＭ７１から１組
のプリセットデータが読み出されてＰＩＳＯレジスタ７
乙にロードされる。その６４タイムスロツト後にロード
信号ＬＡが発生され、ＰＩＳＯレジスタ７３から５ＩＰ
Ｏレジスタ６２ａ乃至６２ｎに移ったプリセットデータ
がコントロールパネル・１０に書き込まれると同時に、
５ＩＰＯレジスタ６７の手動設定データがＲＡＭ７Ｑに
記憶される。プリセットデータの内容はコントロールパ
ネル１０の点灯表示によって目視確認できると共に実際
に楽音を発音させて耳で確認することもできる。こうし
て、先の手動設定内容とプリセット内容とを比較した後
、キャンセルスイッチＣＳＷを押圧する。そうすると、
キャンセルＲＡＭ７０から先の手動設定内容が読み出さ
れてｐｒｓ。

レジスタ７３にロードされると共に、信号Ｐ−ＥＶＮＴ
とＣＲＥＱにもとづいてロード信号ＬＡが発生し、ＰＩ
ＳＯレジスタ７３から５ＩＰＯレジスタ６２ａ乃至６２
ｎに転送された先の手動設定データがコントロールパネ
ル１０に記憶される。こうして、コントロールパネル１
０のプリセットデータがキャンセルされ、該パネル１０
の状態はそのプリセットデータを記憶する直前の手動設
定状態に復帰する。演奏者は、先のプリセット内容との
比較にもとづきコントロールバネ／Ｉ／１０の手動設定
内容を適宜手直しする。こうして、コントロールパネル
１０における手動設定状態を最終的に確定したら、メモ
リスイッチＭＳＷと所望のブリセントスイッチＰ１乃至
Ｐ４′ｆ、同時に押圧してその状態をプリセノ）ＲＡＭ
６９に記憶する。

また、演奏中にプリセットモードによる演奏を挿入する
場合は、プリセットスイッチＰ１乃至Ｐ６等が操作され
る直前のコントロールパネル１０の状態がＲＡＭ７Ｑに
記憶されるので、その後キャンセルスイッチＣ３Ｗを押
圧することによりプリセットモードが挿入される直前の
状態にコントロールパネル１０の状態を復帰させること
ができ、便利である。

プリセットパネル１１に設けられた書込みスイッチＷＳ
Ｗは磁気カードＭＣにデータを書込むためのものである
。記憶回路８７は、コントロールパネル１０における設
定状態を示す直列データＳＤを受入れ、それらをタイミ
ング信号ＳＹ６３のタイミングで並列データに変換して
記憶するものである。この記憶回路８７のイネーブル入
力（Ｅ、）には書込みスイッチＷＳＷの出力が与えられ
ている。８８′は磁気カード挿入検知回路であシ、磁気
カードＭＣが挿入されたときこれを検知してモータ回路
８９を駆動し、カードＭＣをヘッドＷＨ。

ＲＨまで引き込みその後返却する。、挿入検知回路８８
の出力は記憶回路８７の読み出し可能端子（ＲＥ）及び
記憶回路７２の書込み可能端子（ＷＥ）にも与えられる
。記憶回路８７は書込みスイッチＷＳＷの抑圧後磁気カ
ードＭＣが挿入されたことを条件に記憶データ（すなわ
ちコントロールパネル１０の現在の設定状態を示すデー
タ）を読み出して書込みヘッドＷＨに与える。こうして
、磁気カードＭＣにコントロールパネル１０の状態を書
込む（プリセットする）ことができる。

磁気カードＭＣの記憶内容をコントロールパネル１０に
セットする場合は、該カードＭＣを単独で挿入する。読
み取シヘッドＲＩ（で読み取った磁気カードＭＣの記憶
内容は記憶回路７２に記憶される。この読み取シが終了
したとき記憶回路７２から読み取シ終了信号ＭＣＲが出
力され、優先回路７４を経由して該回路７２の読み出し
可能端子（ＲＥ　）’に与えられる。同時にイベント信
号Ｐ・ＥＶＮＴとカードリクエスト信号ＭＲＥＱが発生
し、これにもとづきロード信号ＬＡが発生する。

従って、記憶回路７２に記憶され次磁気カードＭＣの記
憶データが該回路７２から読み出され、ＰＩＳＱＬ／ジ
スタフ３．５ＩＰＯレジスタ６２ａ乃至６２ｎを介して
コントロールパネル１０に記憶される。

プリセットパネル１１に設けられた禁止スイッチＤＳＷ
は、ＲＡＭ６９，７０、ＲＯＭ７１あるいは記憶回路７
２から読み出されたプリセットデータをコントロールパ
ネル１０に書込む場合に、予じめ定めた一部の操作子ユ
ニットにおいてデータの変更を禁止するためのスイッチ
である。このスイッチＤＳＷの出力は１分周動作を行な
うＴフリップ７０ツブ９０に入力される。この７リツプ
７０ツブ９０の状態はスイッチＤＳＷが押圧される毎に
１″または０”に反転する。この出力が発光素子Ｌ１７
に与えられると共にインバータ８６で反転されてアンド
回路８５に入力される。

通常はＴフリップ７０ツブ９０の出力を０″に設定して
おく。その場合、インバータ８６の出力は１”であシ、
アンド回路８５が動作可能となる。従って、ロード信号
ＬＢはＬＡと同様に発生し、ロード信号ＬＡの発生時に
コントロールパネル１０の全操作子ユニットの内容がプ
リセットデータによって書替えられる。このとき、禁止
スイッチＤＳＷに付属する発光素子Ｌ１７は消灯してお
シ、一部データの書替えが禁止されていないことを示す
。

一部データの書替えを禁止する場合は、発光素子Ｌ１７
の消灯時に禁止スイッチＤＳＷを押圧する。するとＴフ
リップフロップ９０がｌ″に変わシ、発光素子Ｌ１７が
点灯すると共にインバータ８６の出力が０”となシ、ア
ンド回路８５が動作不能となる。この状態では、ロード
信号ＬＡが発生しても（１”となっても）、ロード信号
ＬＢは発生せず、常に０”となっている。従って、ＲＡ
Ｍ６９．７０．ＲＯＭ７１あるいは記憶回路７２から読
み出したプリセットデータをロード信号Ｌ’Ａの発生タ
イミングでコントロールパネル１０に書込む場合、この
ロード信号ＬＡの代わシにロード信号ＬＢが与えられて
いる操作子ユニットにはプリセットデータが書込まれず
、これらの一部操作子ユニットではそれまでの設定状態
を保持し続ける。書替え禁止状態を解除するには、一部
３− 発光素子Ｌ１７が点灯しているとき禁止スイッチＤＳＷ
を押圧すればよい。

禁止スイッチＤＳＷによる書替え禁止制御の対象となる
楽音制御ファクターは、適宜に選定してもよいが、例え
ば、自動リズム部（リズム種類及びテンポ等）のように
一連の楽曲において一般にその内容が変化しないものな
どが適している。このような書替え禁止制御によって、
所望のプリセットデータの手動設定操作時あるいは演奏
時における操作が楽になると共に、プリセットデータの
バリエーションを容易に作成することができるようにな
シ、事実上、プリセットデータの種類を豊富にすること
ができる。

以上のように、コントロールパネル１０の各操作子の設
定状態を表示する発光素子ＬＯ，Ｌｌ−は各操作子ユニ
ット内の記憶回路（レジスタ１８、カウンタ４２．７リ
ツプ７０ツブ５７等）の出力にもとづいて点灯されるよ
うになっておシ、かつこれらの記憶回路には手動設定さ
れたデータ及びプリセットデータが記憶されるようにな
っている一ｕ＋＋− ため、各プリセットデータの内容を各々に対応する操作
子ユニットにて可視表示することができ、プリセットの
内容の確認が容易に行なえるようになる。

各操作子ユニット内の記憶回路（１８，４２゜５７）に
記憶されたプリセットによるあるいは手動設定による各
極楽音制御データは、前述の通シ、直列データＳＤに変
換されて楽音発生部１４に与えられる。楽音発生部１４
には、排他オア回路６８から出力されるイベント信号Ｅ
ＶＮＴ及びタイミング信号５Ｙ６３更にはタイミング信
号発生器６６から出力される適宜のタイミング信号ＳＹ
Ｍ等も与えられる。

第７図に示す楽音発生部１４において、直列化された６
４ビツトの楽音制御データＳＤは６４ステージ７１ビツ
トの５ＩＰＯシフトレジスタ９１に入力される。５ＩＰ
Ｏシフトレジスタ９１の全ステージの出力がレジスタ９
２に並列に入力される。一方、イベント信号ＥＶＮＴＶ
ｉＲ−Ｓフリップ７０ツブ９３のセット入力（Ｓ）に与
えられる。

タイミング信号５Ｙ６３は該７リツプ７０ノブ９３及び
フリップフロップ９５のリセット入力（Ｒ）に与えられ
ると共にアンド回路９４及び９６に夫々入力される。こ
れらの７リツプフロツプ９３゜９５及びアンド回路９４
．９６は第２図の７リツプフロツプ８１．８３及びアン
ド回路８２．８４と同様に接続されておシ、同様に動作
する。直列データＳＤのうちいずれかのビットが変化し
たときそのタイムスロットに対応してイベント信号ＥＶ
ＮＴが１”となシ、フリップフロップ９３がセントされ
る。その次に到来するタイミング信号５Ｙ６３のタイミ
ングで７リツプ７０ツブ９５がセットされ、更にその次
の信号ＳＹ６３のタイミングでアンド回路９６の出力が
”１″となる。このアンド回路９乙の出力はレジスタ９
２のロード制御入力（Ｌ）に与えられる。従って、プリ
セットデータの取）込みあるいは手動による設定内容の
変更によってコントロールパネル１０の記憶回路（１８
，４２，５７）における記憶状態が変化したとき、その
変化後の新しい状態を示すデータが５ＩＰＯレジスタ９
１からレジスタ９２に記憶される。

レジスタ９２に記憶された６４ビツトの楽音制御データ
のうち一部分が補間回路９７Ａ、９７Ｂ　。

・・・９７Ｎを介して楽音発生回路９８に与えられ、残
シの部分が楽音発生回路９８に直接入力される。

補間回路９７Ａ乃至９７Ｎは音量レベル等複数段階のレ
ベル設定が可能な各種データに対応して夫々設けられて
いる。例えば、フルート１６フイート系（Ｆ１６’）あ
るいはフルート８フイート系（Ｆ８′）等各音色毎の音
量レベル設定データあるいは音量バランス設定データ等
に夫々対応して補間回路９７Ａ乃至９７Ｎが設けられる
。この補間回路９７Ａ乃至９７Ｎは、音色・音量レベル
の設定内容が変更されたとき変更前のレベルと変更後の
レベルとの間を滑らかに補間して設定レベルの急激な変
化をやわらげ、クリック音等の不都合を解消するための
ものである。

第８図は補間回路９７Ａ乃至９７Ｎの一例として、変更
前のレベルと変更後のレベルとの間を対数的に補間する
ようにした例を示すものである。

出力レジスタ９９には最終的に楽音発生回路９８に与え
られるレベルデータ（現在のレベルデータ）Ｘｌが記憶
されている。レジスタ９２（第７図）から変更後の新た
なレベルデータＸ２が初めて与えられたときこの出力レ
ジスタ９９のレベルデータＸ１は変更前のレベルを示し
ている。引算器１００では「Ｘ２−ＸＩＪの引算を実行
し、シフト回路１０１ではこの差ｒｘ２−Ｘｌｊをシフ
ト器１０２はレジスタ９９に記憶されているレベルデー
タＸ２にシフト回路１０１から出力される微小値を加算
するもので、この加算結果がシステムクロックパルスφ
のタイミングでレジスタ９９に取り込まれる。第９図に
示すように、レベルデータが変更された直後は、データ
Ｘ１とＸ２の差が最大であり、シフト回路１（Ｈから加
算器１０２に与えられる微小値は比較的大きな値である
。クロックパルスφのタイミングでデータＸ１の値が変
化し、シフト回路１０１から与えられた微小値の分だけ
Ｘ２に近づく。ＸｌとＸ２の差が縮まるにつれてシフト
回路１０１から加算器１０２に与えられる微小値は徐々
に小さな値となシ、Ｘｌの変化率が落ちる。こうして、
レジスタ９９から出力されるレベルデータＸ１は、変更
前のレベルデータと変更後のレベルデータＸ２との間を
対数的に補間するように変化する。最終的にＸｌがＸ２
に等しくなると、引算器１００の出力及びシフト回路１
０１の出力は「０」となり、Ｘ２に等しいレベルデータ
Ｘ１が加算器１０２及びレジスタ９９を循環して記憶保
持される。尚、Ｘ２＜Ｘｉのときは引算器１００の出力
は負の値となシ、加算器１０２では事実上の減算が行な
われることはいうまでもない。

第１０図は補間回路９７Ａ乃至９７Ｎの別の例として、
変更前のレベルと変更後のレベルとの間を直線的に補間
するようにした例を示すものである。楽音発生回路９８
にはアップダウンカウンタ１０３から出力されるレベル
データＸ１が与えられる。比較器１０４はレジスタ９２
（第７図）から与えられるレベルデータＸ２とレベルデ
ータＸ１とを比較し、Ｘ２＜ＸＩのときすなわちレベル
小の方向に変更されたときアンド回路１０５に１″を与
え、Ｘ２）ＸＩのときすなわちレベル大の方向に変更さ
れたときアンド回路１０６に”１″を与える。アンド回
路１０５が比較器１０４から与えられる信号″′１”に
よシ動作可能となると、低周波クロックパルスＬＦＯが
カウンタ１０３のダウンカウント入力（Ｄ）に与えら五
、データＸ１はＸ２に向って一定レートで徐々に減少し
ていく。

また、アンド回路１０６が比較器１０４から与えられる
信号″１”によシ動作可能となると、低周波クロックパ
ルスＬＦＯがアンプカウント入力（Ｕ）に与えられ、゛
データＸ１はＸ２に向って一定レートで徐々に増大する
。こうしてＸｌがＸ２に等しくなると、アンド回路１０
５及び１０６は動作不能となシ、カウンタ１０３はカウ
ント動作を停止して、Ｘ１＝Ｘ２の状態を保持する°。

第１１図はＸ２）ＸＩのときの直線補間例を示したもの
である。

尚、補間回路９７Ａ乃至９７Ｎは上記例に限らず適宜の
構成を用いてよい。例えば所定の補間関数を記憶したＲ
ＯＭ等を設けてこの関数に従って補間を行なうようにし
てもよい。

楽音発生回路９８は、キースイッチ回路１３（第１図）
から与えられる押圧鍵の情報にもとづいて決定される音
高の楽音信号を、レジスタ９２及び補間回路９７Ａ乃至
９７Ｎから与えられる楽音制御データに応じた音高、音
色、音量等の制御を施した状態で、出力する。この楽音
発生回路９８における楽音発生方式は如何なる方式音用
いてもよい。また、自動リズム演奏直路等適宜の効果回
路が楽音発生回路９８に含まれることはいうまでもない
。

楽音発生回路９８に与えられる音量レベルデータは補間
回路９７Ａ乃至９７Ｎを経由したものであるので、コン
トロールパネル１０におけるレベル設定状態が急激に変
化した場合でも１．実際の音量レベルはそれに急追する
ことなく滑らかに変化する。尚、補間回路９７Ａ乃至９
７Ｎを経由させるレベルデータの種類は音量レベルに限
らず、急激な変化が好ましくないと思われるものを適宜
経由させるようにするとよい。

楽音発生回路９８がディジタルの楽音信号を発生するも
のである場合は、その出力信号をディジタル−アナログ
変換器（ＤＡＣ）１０７に加えてアナログの楽音信号に
変換する。このアナログ楽音信号はミューティング回路
１０８を経由してサウンドシステム１５（第１図）に至
る。

ミューティング回路１０８は、補間回路９７Ａ乃至９７
Ｎと同様の目的で設けられたもので、コントロールパネ
ル１０の各操作子のうちその設定レベルが急激に変化し
たとき楽音に好ましくない影響を与えるものに関して、
その設定レベルが変更されたとき楽音の音量レベルを一
時的に弱めるだめのものである。第２図の排他オア回路
６８から出力されるイベント信号ＥＶＮＴとタイミング
信号発生器６６から出力されるミュートタイミング信号
ＳＹＭがアンド回路１０９に与えられており、このアン
ド回路１０９の出力信号が”１”となったときミューテ
ィング回路１０８がミューティング動作を開始する。

ミュ−トタイミング信号ＳＹＭは、直列化された楽音制
御データＳＤにおける６４ビツト分のタイムスロットの
うち、その設定状態が急激に変化したとき楽音に好まし
くない影響を与えるおそれのある操作子（例えば各穏音
色の音量レベルを設定するための操作子あるいは音量バ
ランスを設定するための操作子など）の設定データが割
当てられるタイムスロットに同期して発生する（１”と
なる）ものである。また、イベント信号ＥＶＮＴは前述
の通シ、６４ビツトのデータＳＤのうちその値が変化し
たビットのタイムスロットに同期して発生するものであ
る。従って、その設定状態が急激に変化したとき楽音に
好ましくない影響全与えるおそれのある操作子の設定状
態が少しでも変化すると、アンド回路１０９の条件が成
立し、ミューティング回路１０８のミューティング動作
が実行される。

第１２図はミューティング回路１０８の一例を示すもの
で、アンド回路１０９の出力信号はタイマ１１０のリセ
ット・スタート入力に与えられる。

上述のようにアンド回路１０９の条件が成立してその出
力が”１”となったとき、タイマ１１０が初期状態テリ
セットされると共にその計時動作を開始する。タイマ１
１０は計時動作開始時点から一定時間の開信号”１”を
出力する。コンデンサ１１１は常時は充電されておシ、
タイマ１１０の出力信号″１”によってＦＥＴゲート１
１２が導通したとき抵抗１１３を介してその電荷が放電
される。タイマ１１０の出力信号が”０″に復帰すると
、ＦＥＴゲート１１２が閉じ、抵抗１１４を介してコン
デンサ１１１が充電される。ディジタル−アナログ変換
器１０７から与えられるアナログ楽音信号は、ＦＥＴゲ
ート１１５を介してサウンドシステム１５に与えられる
。このＦＥＴゲート１１５はコンデンサ１１１の端子電
圧に応じて制御される。従って、設定状態の急激な変化
が楽音に好ましくない影響を与えるおそれのある操作子
の設定状態が変化したとき、楽音信号はタイマ１１０に
よる一定時間の間コンデンサ１１１の放電波形に従って
滑らかに消音されると共にその後膣コンデ、ンサ１１１
の充電波形に従って滑らかに増音される。

補間回路９７Ａ乃至９７Ｎが設けられていないとすると
、操作子の設定レベルが急激に変化したときクリック等
の悪影響を伴なう楽音信号が楽音発生回路９８から出力
されるが、その間はタイマ１１０の動作にもとづき該楽
音信号がミューティング回路１０８において消音または
弱音化されるので、クリック等の悪影響を伴なう楽音は
発音されない。尚、補間回路９７Ａ乃至９７Ｎとミュー
ティング回路１０８は同様の目的を達成するものである
ため、どちらか一方だけを設けるようにしてもよい。

尚、補間回路９７Ａ乃至９７Ｎ及びミューティング回路
１０８の制御対象となる楽音制御データは、複数段階の
レベル設定が可能なものに限らず、オン・オフの２値選
択蛮のものでもよい。例えば成る音色をオンまたはオフ
したときにクリック音が出るおそれがある場合などにこ
れを防止することができる。また、ミニ−ティング回路
１０８はプリセットパネル１１のスイッチが操作された
ときに動作させるようにしてもよい。

尚、複数の系列で楽音を発生する場合は、各系列毎にミ
ューティング回路１０８を設け、設定状態が変更された
操作子に対応する系列のミューティング回路のみを動作
させるようにしてもよい。

以上の実施例において制御回路１２はノ・−ドワイアー
ドロジックによって構成されているが、マイクロコンピ
ュータを用いて構成することもできるのは勿論である。

その−例を第１３図に示す。

第１３図において、符号１０乃至１５は第１図に示した
同一符号の回路装置と同じものを示す。

また、プリセットデータＲＯＭ１１６及びＲＡＭ１１７
も第２図のＲＯＭ７１及びＲＡＭ６９と同じ機能を果す
もので、磁気カード書込み及び読み取り部１１８は第２
図のヘッドＷＨ，ＲＨＯ回路８８．８９の部分に対応す
る。１１９はＣＰＵ（中央処理部）、１２０はプログラ
ムＲＯＭ、１２１はワーキングＲＡＭである。第２図の
キャンセルＲＡＭ７０に相当するものはプリセットデー
タＲＡＭｊ１７あるいはワーキングＲＡＭ１２１の一部
を用いればよい。１２２乃至１２５はインターフェイス
部である。各装置間のデータは共通バス１２６を介して
授受される。

以上の構成から成るマイクロコンピュータ式電子楽器を
用いて、第１図乃至第１２図を参照して説明したものと
同様の制御を行なうことができる。

すなわち、第１図乃至第１２図を参照して説明したもの
と同じ内容の処理を実行させるプログラムをプログラム
ＲＯＭ１２０に記憶し、これをＣＰＵ１１９による制御
の下で実行させればよいのである。そ、のプログラムの
概略手順を第１４図を参照して説明すると、まず、ステ
ップ１２７では磁気カードＭＣが挿入されたか否かを判
断し、ＹＥＳの場合はステップ１２８を実行する。ステ
ップ１２８ではプリセットパネル１１の嘗込みスイッチ
ＷＳＷが押圧されたか否かを判断する。ＹＥＳのときは
ステップ１２９に進み、コントロールパネル１０の状態
を磁気カードＭＣに書込む。ＮＯＱときはステップ１３
０に進み、磁気カードＭＣの記憶データを読み取ってワ
ーキングＲＡＭ（Ｗ・ＲＡＭ）ｉ２１に一時記憶する。

次にルーチン１３１に移シ、ステップ１３２乃至１３５
を実行する。

ステップ１３２ではコントロールパネル１０の状態をプ
リセットデータＲＡＭｊ１７におけるキャンセルＲＡＭ
部（Ｃ−ＲＡＭ）に書込む。ステップ１３３ではプリセ
ットパネル１１の禁止スイッチＤＳＷによって反転制御
されるレジスタＤＲがセット状態であるか否かを判断す
る。Ｎｏのときステップ１３４へ、ＹＥＳのとき１３５
へ進む。

ステップ１３４では、ルーチン１３１の直前のステップ
１３０（あるいは１３６．１３７．１３８）でワーキン
グＲＡＭ１２１に一時記憶した６４ビツトのプリセント
データをすべてコントロールパネル１０に書込む。ステ
ップ１３５ではワーキングＲＡＭ１２１に一時記憶した
６４ビツトのプリセットデータのうち所定部分をコント
ロールパネル１０に書込む。

ステップ１２７がＮＯのときはステップ１３９に進み、
ＲＡＭ用のプリセントスイッチＰ１乃至Ｐ４が押圧され
たか否かを検出する。ＹＥＳであればステップ１４０に
進み、同時にメモリスイッチＭＳＷが押圧されたか否か
を検出する。ここもＹＥＳならばステップ１４１に進み
、コントロールパネル１０の状態をプリセットデータＲ
ＡＭ１１７におけるスイッチＰ１乃至Ｐ４によって選択
されたＲＡＭ部に書き込む。ステップ１４０がＮＯのと
きはステップ１３６に進み、スイッチＰＬ乃至Ｐ４によ
って選択されたＲＡＪ１７の記憶データを読み出してワ
ーキングＲＡＭ１２１に一時記憶し、その後ルーチン１
３１を実行する。

ステップ１３９がＮｏのときはステップ１４２に進み、
ＲＯＭ用のプリセットスイッチＰ５乃至Ｐ７が押圧され
たか否かを調べる。ＹＥＳのときはステップ１３７に進
み、Ｎｏのときはステップ１４３に進む。ステップ１３
７ではスイッチＰ５乃至Ｐ７によって選択されたプリセ
ットデータＲＯＭ１ｉ６を読み出して、その内容をワー
キングＲＡＭ　１２１に一時記憶し、その後ルーチン１
３１を実行する。

ステップ１４３ではキャンセルスイッチＣ８Ｗが押圧さ
れたか否かを調べ、ＹＥＳのときはステップ１３８に進
み、キャンセルＲＡＭ部（Ｃ・ＲＡＭ）の内容を読み出
してワーキングＲＡＭ１２１に一時記憶し、その後ルー
チン１３１を実行する。

ステップ１４３がＮＯのときはステップ１４４に進み、
禁止スイッチＤＳＷが押圧されたか否かを調べる。ＹＥ
Ｓのときはステップ１４５に進み、レジスタＤＲの状態
を反転する。つまシ、ＤＲがセット状態のときはリセッ
トし、リセット状態のときはセットする。

尚、上記各実施例におけるプリセットデータ記憶用の書
込み及び読み出し可能な記憶装置（ＲＡＭ６９，７０，
１１７等）は、適宜の手段を講することによシネ揮発性
とすることができ、るのは勿論である。例えば、バッテ
リーバックアップ型とする、あるいは既に市販されてい
る各種の不揮発ｂｏ　− 型ＲＡＭ素子を用いる、等により電源オフ時にもプリセ
ットデータを記憶保持することができる。

〔発明の効果〕

以上説明したようにこの発明によれば、手動設定操作と
プリセットデータ選択操作の両方により楽音制御データ
の設定を行うことができるものにおいて、プリセットデ
ータの選択がなされた後、該プリセットデータの選択を
キャンセルし、プリセットデータ選択直前の設定内容を
瞬時に再現することができる、という効果を奏する。し
かも、プリセットデータの選択がなされた後に手動設定
操作が更になされて制御データが変更・修正されたとし
ても、プリセットデータ選択直前の設定内容を瞬時に再
現することができる、という優れた効果を奏する。

【図面の簡単な説明】

第１図はこの発明を実施した電子楽器の全体構成を略示
するブロック図、 第２図は第１図のプリセットパネル及び制御回路の詳細
例を示すブロック図、 第３図は第１図及び第２図に示されたコントロールパネ
ルにおけるＢ型操作子ユニットの一例を示す回路図、 第４図は同じくＢ型操作子ユニットの別の例を示す回路
図、 第５図は同じくコントロールパネルにおけるＡ型操作子
ユニットの別の例を示す回路図、第６図は第２図におけ
るコントロールパネルに対してロード信号を与えるため
の回路部分の動作例を示すタイミングチャート、 第７図はこの発明の一実施例を示す図であって、第１図
の楽音発生部の内部を示すブロック図、第８図は第７図
の補間回路の一例を示すブロック図、 第９図は第８図の補間動作を例示するグラフ、第１０図
は第７図の補間回路の別の例を示すブロック図、 第１１図は第１０図の補間動作を例示するグラフ、 第１２図は第７図のミューティング回路の一例を示す回
路図、 第１３図はこの発明を実施した別の電子楽器の全体構成
を略示するブロック図、 第１４図は第１３図のマイクロコンピュータ部分によっ
て実行される処理の一例を略示するフローチャート、で
ある。 １０・・・コントロールパネル、１０Ａ・・・Ａ型操作
子ユニット、ＩＯＢ・・・Ｂ型操作子ユニット、１１・
・・プリセットパネル、１８．４２．５７・・・コント
ロールパネルの記憶装置であるレジスタ、カウンタ及び
フリップフロップ、６９．７１・・・プリセットデータ
を記憶するＲＡＭ及びＲＯＭ、７０・・・キャンセルＲ
ＡＭ、Ｐｌ乃至Ｐｌ・・・プリセットスイッチ、Ｃ８Ｗ
・・・キャンセルスイッチ、７５・・・変化検出回路、
ＰＳＯ乃至ＰＳＩＯ・・・コントロールパネルの押釦ス
イッチ、ＬＯ乃至Ｌｉ２・・・発光素子。

Claims (1)

1. 【特許請求の範囲】 楽音を制御するための制御データを手動で設定するため
   の手動設定手段と、 複数の前記制御データを記憶するものであり、記憶した
   各制御データの内容が前記手動設定手段の設定操作に応
   じて変更される第１の記憶手段と、複数の前記制御デー
   タを記憶するための第２の記憶手段と、 複数の前記制御データからなるプリセットデータを記憶
   したプリセット記憶手段と、 前記プリセット記憶手段に記憶したプリセットデータを
   選択するためのプリセット選択手段と、前記プリセット
   選択手段の選択に応じて前記第１の記憶手段にそれまで
   記憶していた複数の制御データを前記第２の記憶手段に
   転送して記憶させる一方で、該プリセット選択手段の選
   択に応じて前記プリセット記憶手段からプリセットデー
   タを読み出し、前記第１の記憶手段に書き込む第１の制
   御手段と、 プリセットデータの選択をキャンセルするための操作手
   段と、 前記操作手段によりキャンセル操作がなされたとき、前
   記第２の記憶手段に記憶している複数の制御データを前
   記第１の記憶手段に転送し記憶させることにより、該第
   １の記憶手段の記憶内容をプリセットデータの選択がな
   される直前の状態に復帰させる第２の制御手段と を具え、前記第１の記憶手段に記憶している制御データ
   に基づき楽音を制御するようにした電子楽器の楽音制御
   装置。