JPH01114076A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH01114076A JPH01114076A JP62272222A JP27222287A JPH01114076A JP H01114076 A JPH01114076 A JP H01114076A JP 62272222 A JP62272222 A JP 62272222A JP 27222287 A JP27222287 A JP 27222287A JP H01114076 A JPH01114076 A JP H01114076A
- Authority
- JP
- Japan
- Prior art keywords
- region
- base
- emitter
- present
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特に外部受動素子を内蔵し
た接合トランジスタに関する。
た接合トランジスタに関する。
一般にトランジスタを用いてインバータ回路あるいはド
ライバー回路を形成する場合、電流制御用としてベース
、エミッタ端子間に並列に抵抗が挿入される。通常、抵
抗はトランジスタとは独立した外付は抵抗として回路基
板上で構成されている。最近では、第７図に示すように
１チツプ内にトランジスタとポリシリコン高抵抗等を同
時に形成し、電極配線により構成されているものがある
。
ライバー回路を形成する場合、電流制御用としてベース
、エミッタ端子間に並列に抵抗が挿入される。通常、抵
抗はトランジスタとは独立した外付は抵抗として回路基
板上で構成されている。最近では、第７図に示すように
１チツプ内にトランジスタとポリシリコン高抵抗等を同
時に形成し、電極配線により構成されているものがある
。
上述した従来技術では第７図に示すように配線された金
属電極層６がトランジスタ素子領域外の薄膜抵抗５と結
線されるので、半導体基板表面に露出しているコレクタ
、ベース接合の一部およびコレクタ領域の一部を絶縁膜
を介して電極が横断する構造となる。このため、コレク
タ、ベース間道バイアス時のＰＮ接合の信頼性が等電位
電極環を有するトランジスタに比べて劣る問題があった
。
属電極層６がトランジスタ素子領域外の薄膜抵抗５と結
線されるので、半導体基板表面に露出しているコレクタ
、ベース接合の一部およびコレクタ領域の一部を絶縁膜
を介して電極が横断する構造となる。このため、コレク
タ、ベース間道バイアス時のＰＮ接合の信頼性が等電位
電極環を有するトランジスタに比べて劣る問題があった
。
本発明の半導体装置は半導体基板内にエミッタ、づ−ス
、コレクタ領域が形成されている接合トランジスタにお
いて、エミッタ領域はベース領域内に形成され、エミッ
タとベースとの間に接続される抵抗はベース領域上に絶
縁膜を介して設けられている。
、コレクタ領域が形成されている接合トランジスタにお
いて、エミッタ領域はベース領域内に形成され、エミッ
タとベースとの間に接続される抵抗はベース領域上に絶
縁膜を介して設けられている。
本発明はエミッタ、ベース間抵抗を絶縁膜をはさんで素
子内部に形成しているため、エミッタ、ベース接合の信
頼性が向上する効果があり、さらにペレット小型化によ
る低コスト化に有利となる。
子内部に形成しているため、エミッタ、ベース接合の信
頼性が向上する効果があり、さらにペレット小型化によ
る低コスト化に有利となる。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例の縦断面図、第２図はその平
面図、第３図はその等価回路図である。
面図、第３図はその等価回路図である。
Ｐ型半導体基板１上にフォトリソグラフィ技術およびブ
レーナ技術を用いてＮ型ベース領域２． Ｐ型エミッタ
領域３を選択的に形成し、ＰＮＰ型接合トランジスタを
形成する。次に、抵抗形成時に拡散領域へ影響を与えな
いためにフォトリソグラフィ技術により選択的に前記ト
ランジスタ上に絶縁膜４，４′を形成、さらにイオン注
入法等によりポリシリコン高抵抗領域５を選択的にエミ
ッタ領域３とベース領域２にまたがるように形成し、こ
の領域５の両端のうち一方はエミッタ電極、他方はベー
ス電極に接するように選択的に金属電極６を形成する。
レーナ技術を用いてＮ型ベース領域２． Ｐ型エミッタ
領域３を選択的に形成し、ＰＮＰ型接合トランジスタを
形成する。次に、抵抗形成時に拡散領域へ影響を与えな
いためにフォトリソグラフィ技術により選択的に前記ト
ランジスタ上に絶縁膜４，４′を形成、さらにイオン注
入法等によりポリシリコン高抵抗領域５を選択的にエミ
ッタ領域３とベース領域２にまたがるように形成し、こ
の領域５の両端のうち一方はエミッタ電極、他方はベー
ス電極に接するように選択的に金属電極６を形成する。
第４図は本発明の他の実施例の縦断面図である。
第５図は本実施例のペレット平面図、第６図は本実施例
の等価回路である。この実施例では、一実施例に更に、
ベース領域２と外部への取出し電極の間に一実施例と同
様の方法によりポリシリコン抵抗５を素子上に選択的に
形成したものである。
の等価回路である。この実施例では、一実施例に更に、
ベース領域２と外部への取出し電極の間に一実施例と同
様の方法によりポリシリコン抵抗５を素子上に選択的に
形成したものである。
本発明はトランジスタの素子上に抵抗パターンを形成し
ているため電極がエミッタ、ベース間のＰＮ接合の横断
を無くすことができるので、エミッタ、ベース接合の信
頼性が向上する効果がある。
ているため電極がエミッタ、ベース間のＰＮ接合の横断
を無くすことができるので、エミッタ、ベース接合の信
頼性が向上する効果がある。
更に素子上に抵抗形成しているため、素子内部を有効に
活用できペレット小型化等による低コスト化に有利とな
る。
活用できペレット小型化等による低コスト化に有利とな
る。
第１図は本発明の一実施例の抵抗内蔵型トランジスタの
縦断面図、第２図は本発明の一実施例のトランジスタの
平面図、第３図は本発明の一実施例の等価回路図、第４
図は本発明の他の実施例の半導体装置の縦断面図、第５
図は本発明の他の実施例の半導体装置の平面図、第６図
は本発明の他の実施例の等価回路図、第７図は従来の抵
抗内蔵型トランジスタの平面図である。 １・・・・・・Ｐ型半導体基板、２・・・・・・Ｎ型ベ
ース領域、３・・・・・・Ｐ型エミッタ領域、４，４′
・・・・・・絶縁膜、５・・・・・・ポリシリ高抵抗、
６・・・・・・金属電極。 代理人 弁理士 内 原 音 第 ２ 図 Ｅ 、箔 ３ フ ／／ダグへ−ス種りに 第７靭 に） 窟５図
縦断面図、第２図は本発明の一実施例のトランジスタの
平面図、第３図は本発明の一実施例の等価回路図、第４
図は本発明の他の実施例の半導体装置の縦断面図、第５
図は本発明の他の実施例の半導体装置の平面図、第６図
は本発明の他の実施例の等価回路図、第７図は従来の抵
抗内蔵型トランジスタの平面図である。 １・・・・・・Ｐ型半導体基板、２・・・・・・Ｎ型ベ
ース領域、３・・・・・・Ｐ型エミッタ領域、４，４′
・・・・・・絶縁膜、５・・・・・・ポリシリ高抵抗、
６・・・・・・金属電極。 代理人 弁理士 内 原 音 第 ２ 図 Ｅ 、箔 ３ フ ／／ダグへ−ス種りに 第７靭 に） 窟５図
Claims (1)
- 半導体基板内にエミッタ、ベース、コレクタ領域が形
成されている接合トランジスタにおいて、前記エミッタ
領域は前記ベース領域内に形成され、前記エミッタと前
記ベースとの間に接続される抵抗は前記ベース領域上に
絶縁膜を介して設けられていることを特徴とする半導体
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62272222A JPH01114076A (ja) | 1987-10-27 | 1987-10-27 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62272222A JPH01114076A (ja) | 1987-10-27 | 1987-10-27 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01114076A true JPH01114076A (ja) | 1989-05-02 |
Family
ID=17510816
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62272222A Pending JPH01114076A (ja) | 1987-10-27 | 1987-10-27 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01114076A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56144580A (en) * | 1980-04-10 | 1981-11-10 | Mitsubishi Electric Corp | Semiconductor device |
-
1987
- 1987-10-27 JP JP62272222A patent/JPH01114076A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56144580A (en) * | 1980-04-10 | 1981-11-10 | Mitsubishi Electric Corp | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0551184B2 (ja) | ||
| JPH0475371A (ja) | 半導体集積回路 | |
| JPS60144255U (ja) | トランジスタ | |
| JPS58153463U (ja) | トランジスタ素子 | |
| JPS5827936U (ja) | 半導体装置 | |
| JPS58164249U (ja) | 高周波用半導体装置 | |
| JPS5882562A (ja) | 半導体装置 | |
| JPS5885558A (ja) | セミカスタム半導体装置 | |
| JPH01140666A (ja) | 半導体集積回路 | |
| JPH0222545B2 (ja) | ||
| JPS58168149U (ja) | トランジスタ | |
| JPS6054349U (ja) | ダ−リントン・トランジスタ | |
| JPS61208864A (ja) | Ｃ−ｍｏｓ集積回路装置 | |
| JPH04113629A (ja) | 半導体装置 | |
| JPS6313371A (ja) | 半導体装置 | |
| JPH0314224B2 (ja) | ||
| JPS60110153A (ja) | Ｍｏｓ集積回路装置 | |
| JPS61164260A (ja) | バイポ―ラトランジスタ | |
| JPH0547944A (ja) | 出力ドライバ回路 | |
| JPS5869942U (ja) | 半導体装置 | |
| JPS63226963A (ja) | 半導体装置 | |
| JPS60153548U (ja) | ラテラル型トランジスタ | |
| JPS59131156U (ja) | 半導体集積回路 | |
| JPS58164250U (ja) | 半導体感温素子 | |
| JPS602828U (ja) | 半導体集積回路装置 |