JPH04113629A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH04113629A JPH04113629A JP2233065A JP23306590A JPH04113629A JP H04113629 A JPH04113629 A JP H04113629A JP 2233065 A JP2233065 A JP 2233065A JP 23306590 A JP23306590 A JP 23306590A JP H04113629 A JPH04113629 A JP H04113629A
- Authority
- JP
- Japan
- Prior art keywords
- diffusion layer
- region
- type
- collector
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特にバイポーラＮＰＮ）ラ
ンジスタ構造をもった集積回路基板に関する。
ンジスタ構造をもった集積回路基板に関する。
従来この種の半導体装置は、第３図、第４図に示す構造
を有し、その等価回路は活性領域の場合第５図、飽和領
域の場合第６図に示すようになっていた。即ち、第３図
乃至第６図において、Ｎ型拡散層１上にコレクタの電極
となるＮ型拡散層３とベースとなるＰ型拡散層２とを設
け、前記Ｐ型拡散層２内にエミッタとなるＮ型拡散層３
′を有し、基板４０と接続されているＰ形波散層２０で
他の領域と絶縁していた。尚、Ｎ型拡散層ｌは、Ｐ型半
導体基板４０内に形成され、その低部はＮ型埋込層３０
が形成されている。
を有し、その等価回路は活性領域の場合第５図、飽和領
域の場合第６図に示すようになっていた。即ち、第３図
乃至第６図において、Ｎ型拡散層１上にコレクタの電極
となるＮ型拡散層３とベースとなるＰ型拡散層２とを設
け、前記Ｐ型拡散層２内にエミッタとなるＮ型拡散層３
′を有し、基板４０と接続されているＰ形波散層２０で
他の領域と絶縁していた。尚、Ｎ型拡散層ｌは、Ｐ型半
導体基板４０内に形成され、その低部はＮ型埋込層３０
が形成されている。
さらに、表面に絶縁層８が形成され、その開口部１２；
１０，９に、それぞれコレクタの金属電極７、ベー
スの金属電極４、エミッタの金属電極５が形成される。
１０，９に、それぞれコレクタの金属電極７、ベー
スの金属電極４、エミッタの金属電極５が形成される。
第５図では、非飽和領域での第３図、第４図のトランジ
スタ１００が示されており、飽和すると第６図に示すよ
うに、トランジスタ１００のベースをエミッタ、コレク
タをベース、接地ヲコレクタとする寄生ｐｎＰ）ランジ
スタ２００が生じる。
スタ１００が示されており、飽和すると第６図に示すよ
うに、トランジスタ１００のベースをエミッタ、コレク
タをベース、接地ヲコレクタとする寄生ｐｎＰ）ランジ
スタ２００が生じる。
前述した従来の半導体装置は、飽和領域で使用すると、
等価回路は第６図に示すように、Ｐ型半導体基板４０と
接続されているＰ型拡散層２０に対し、寄生ＰＮＰ ）
ランジスタ２００が生じ、電流が基板（ＳＵＢ）に流れ
出してしまうという欠点がある。
等価回路は第６図に示すように、Ｐ型半導体基板４０と
接続されているＰ型拡散層２０に対し、寄生ＰＮＰ ）
ランジスタ２００が生じ、電流が基板（ＳＵＢ）に流れ
出してしまうという欠点がある。
本発明の目的は、このような欠点を除き、寄生ＰＮＰ
）ランジスタが生じないようにした半導体装置を提供す
ることにある。
）ランジスタが生じないようにした半導体装置を提供す
ることにある。
本発明の半導体装置の構成は、半導体基板上の第１の導
電型の拡散層内に、バックゲートの電極となる第２の導
電型の第１領域とベースとなる第２領域とを設け、この
第２領域内に、エミッタとなる第３領域とコレクタとな
る第４領域とを設け、前記第３領域は第４領域でドーナ
ツ状に囲まれていることを特徴とする。
電型の拡散層内に、バックゲートの電極となる第２の導
電型の第１領域とベースとなる第２領域とを設け、この
第２領域内に、エミッタとなる第３領域とコレクタとな
る第４領域とを設け、前記第３領域は第４領域でドーナ
ツ状に囲まれていることを特徴とする。
次に本発明について図面を参照して説明する。
第１図、第２図は本発明の一実施例の半導体装置の平面
図、断面図である。第１図において、本実施例は、Ｎ型
拡散層１に、この拡散層ｌをバイアスする為のＮ型拡散
層３を設け、その上の絶縁層８に開口１２を設けて電極
７を設け、チップ内の最高電位でバイアスした領域を設
け、Ｐ型拡散層２を形成し、その上の絶縁層８に開口１
１を設け、これを介して電極６を設けてベースとし、Ｐ
型拡散層２内にエミッタとなるＮ型拡散層３″と、前記
拡散層３″をドーナツ状に囲むコレクタとなるＮ型拡散
層３″とを形成し、絶縁層８にそれぞれ開口１０．１１
と電極５，６とを設けている。開口９を介して拡散層２
と接続されたベースの金属電極４を形成する。ベースと
なる拡散層２内に、エミッタとなるＮ型拡散層３″とエ
ミッタをドーナツ状に囲むコレクタとなるＮ型拡散層３
″を有しており、Ｎ型拡散層ｌは、電極７により最高電
位でバイアスされているので、飽和領域において、第６
図に示すような基板４０に対する寄生ＰＮＰトランジス
タが発生しない。また、エミッタをコレクタによりドー
ナツ状に囲んでいるので、エミッタに対するコレクタの
対向面が４方向と十分な為、電流増幅率ｈＦＥが大きく
なる。
図、断面図である。第１図において、本実施例は、Ｎ型
拡散層１に、この拡散層ｌをバイアスする為のＮ型拡散
層３を設け、その上の絶縁層８に開口１２を設けて電極
７を設け、チップ内の最高電位でバイアスした領域を設
け、Ｐ型拡散層２を形成し、その上の絶縁層８に開口１
１を設け、これを介して電極６を設けてベースとし、Ｐ
型拡散層２内にエミッタとなるＮ型拡散層３″と、前記
拡散層３″をドーナツ状に囲むコレクタとなるＮ型拡散
層３″とを形成し、絶縁層８にそれぞれ開口１０．１１
と電極５，６とを設けている。開口９を介して拡散層２
と接続されたベースの金属電極４を形成する。ベースと
なる拡散層２内に、エミッタとなるＮ型拡散層３″とエ
ミッタをドーナツ状に囲むコレクタとなるＮ型拡散層３
″を有しており、Ｎ型拡散層ｌは、電極７により最高電
位でバイアスされているので、飽和領域において、第６
図に示すような基板４０に対する寄生ＰＮＰトランジス
タが発生しない。また、エミッタをコレクタによりドー
ナツ状に囲んでいるので、エミッタに対するコレクタの
対向面が４方向と十分な為、電流増幅率ｈＦＥが大きく
なる。
以上説明したように、本発明は、特に第５図に示す等価
回路を飽和領域においても実現することができ、電流を
半導体基板に流さないという効果がある。また、従来の
バーチカル型ＮＰＮ トランジスタに対し、本発明は、
ラテラル型ＮＰＮ）ランジスタなので、トランジスタを
順方向、逆方向で使用しても、寄生ＰＮＰ ）ランジス
タが生じないので、双方向スイッチ回路に最適となると
いう効果もあり、さらにｈＦＨの大きさはエミッタに対
するコレクタの対向面で決定される為、本発明は、エミ
ッタをコレクタでドーナツ状に囲んでいるため、十分大
きなｈｙｔを提供できるという効果もある。
回路を飽和領域においても実現することができ、電流を
半導体基板に流さないという効果がある。また、従来の
バーチカル型ＮＰＮ トランジスタに対し、本発明は、
ラテラル型ＮＰＮ）ランジスタなので、トランジスタを
順方向、逆方向で使用しても、寄生ＰＮＰ ）ランジス
タが生じないので、双方向スイッチ回路に最適となると
いう効果もあり、さらにｈＦＨの大きさはエミッタに対
するコレクタの対向面で決定される為、本発明は、エミ
ッタをコレクタでドーナツ状に囲んでいるため、十分大
きなｈｙｔを提供できるという効果もある。
図、第２図は第１蚕のｘ−ｘ’線に沿った断面図、第３
図、第４図は従来の半導体装置のそれぞれ平面図および
断面図、第５図は第３図の活性状態の等価回路図、第６
図は第３図の飽和状態の等価回路図である。
図、第４図は従来の半導体装置のそれぞれ平面図および
断面図、第５図は第３図の活性状態の等価回路図、第６
図は第３図の飽和状態の等価回路図である。
■・・・・・・Ｎ型拡散層、２・・・・Ｐ型拡散層、３
・・Ｎ型拡散層、４，５，６．７・・・・・・金属電極
、８・・・・・・絶縁層、９，１０，１１．１２・・印
・開口、１００・・・・・・ＮＰＮ）ランジスタ、２０
０・旧・・寄生ＰＮＰ）ランジスタ、２０・川・・Ｐ型
拡散層、３ｏ・・・・・Ｎ型埋込層、４０・・・・・・
Ｐ型半導体基板。
・・Ｎ型拡散層、４，５，６．７・・・・・・金属電極
、８・・・・・・絶縁層、９，１０，１１．１２・・印
・開口、１００・・・・・・ＮＰＮ）ランジスタ、２０
０・旧・・寄生ＰＮＰ）ランジスタ、２０・川・・Ｐ型
拡散層、３ｏ・・・・・Ｎ型埋込層、４０・・・・・・
Ｐ型半導体基板。
代理人 弁理士 内 原 晋
Claims (1)
- 半導体基板上の第１の導電型の拡散層内に、バックゲー
トの電極となる第２の導電型の第１領域とベースとなる
第２領域とを設け、この第２領域内に、エミッタとなる
第３領域とコレクタとなる第４領域とを設け、前記第３
領域は第４領域でドーナツ状に囲まれていることを特徴
とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2233065A JPH04113629A (ja) | 1990-09-03 | 1990-09-03 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2233065A JPH04113629A (ja) | 1990-09-03 | 1990-09-03 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04113629A true JPH04113629A (ja) | 1992-04-15 |
Family
ID=16949253
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2233065A Pending JPH04113629A (ja) | 1990-09-03 | 1990-09-03 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04113629A (ja) |
-
1990
- 1990-09-03 JP JP2233065A patent/JPH04113629A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH049378B2 (ja) | ||
| JPH04113629A (ja) | 半導体装置 | |
| JPH0244759A (ja) | 半導体集積回路装置 | |
| JPS6273760A (ja) | 半導体装置 | |
| JPH0475371A (ja) | 半導体集積回路 | |
| JP2833913B2 (ja) | バイポーラ集積回路装置 | |
| JPH0377665B2 (ja) | ||
| JPS6083361A (ja) | 半導体装置 | |
| JPH0656848B2 (ja) | ラテラル型トランジスタ | |
| JPH0525234Y2 (ja) | ||
| JPS5885558A (ja) | セミカスタム半導体装置 | |
| JPS58186947A (ja) | 半導体装置 | |
| JPH07142586A (ja) | 半導体装置 | |
| JPH02128474A (ja) | 電界効果トランジスタ | |
| JPS6393154A (ja) | 半導体装置 | |
| JPS6116569A (ja) | 半導体集積回路装置 | |
| JPS60260153A (ja) | 半導体装置 | |
| JPH03203380A (ja) | 縦型ｍｏｓ電界効果トランジスタの保護装置 | |
| JPH05283418A (ja) | バイポーラ集積回路装置 | |
| JPH0453141A (ja) | 半導体装置 | |
| JPS62179151A (ja) | ラテラルトランジスタ | |
| JPS60100467A (ja) | 半導体装置 | |
| JPH0314224B2 (ja) | ||
| JPH01114076A (ja) | 半導体装置 | |
| JPH01171271A (ja) | 半導体装置 |