JPH01115196A - 配線基板の製造方法 - Google Patents
配線基板の製造方法Info
- Publication number
- JPH01115196A JPH01115196A JP62273805A JP27380587A JPH01115196A JP H01115196 A JPH01115196 A JP H01115196A JP 62273805 A JP62273805 A JP 62273805A JP 27380587 A JP27380587 A JP 27380587A JP H01115196 A JPH01115196 A JP H01115196A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- copper
- wiring board
- wiring
- conductor wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing of the conductive pattern
- H05K3/245—Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing of the conductive pattern
- H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は大形コンピュータなどの電子機器に使用するセ
ラミック多層配線基板の製造方法に関する。
ラミック多層配線基板の製造方法に関する。
従来のこの種のセラミック多層配線基板は、その上に形
成する多層配線層における導体配線として、絶縁層形成
時には酸化せず、かつ電気抵抗が低いという特性を有す
る金が使用されているか、または電気抵抗を更に低くす
るため、銅が使用されているかいずれかである。
成する多層配線層における導体配線として、絶縁層形成
時には酸化せず、かつ電気抵抗が低いという特性を有す
る金が使用されているか、または電気抵抗を更に低くす
るため、銅が使用されているかいずれかである。
第３図は従来の製造方法によって製造した配線基板の一
例を工程順に示す断面図である。
例を工程順に示す断面図である。
第３［Ｍ（ａ）に示すように、セラミック多層基板の絶
縁層２３の上に銅層２１を形成し、その上にニッケル層
２２を形成した導体配線は、最上層に金層２５を形成し
ている。これにチップ３０（第３図（ｄ）参照）を接続
するため、第３図（ｂ）に示すように導体配線間に絶縁
層２９を形成し、導体配線の上部において絶縁層２９の
間に形成されるヴイアホール２４にはんだ２９を注入し
く第３図（Ｃ）参照）、このはんだ２９にチップ３０の
端子を接続するという手段を用いている。
縁層２３の上に銅層２１を形成し、その上にニッケル層
２２を形成した導体配線は、最上層に金層２５を形成し
ている。これにチップ３０（第３図（ｄ）参照）を接続
するため、第３図（ｂ）に示すように導体配線間に絶縁
層２９を形成し、導体配線の上部において絶縁層２９の
間に形成されるヴイアホール２４にはんだ２９を注入し
く第３図（Ｃ）参照）、このはんだ２９にチップ３０の
端子を接続するという手段を用いている。
上述のように、従来のセラミック多層配線基板上に形成
される多層配線層における導体配線は、金または銅が使
用されているが、銅の方が価格も安価な上に電気抵抗も
低いなめに望ましいが、銅は酸化されやすいという欠点
があり、またイオン結合性の感光基を導入した感光性の
絶縁樹脂を使用した場合、銅と錯体を作りやすく、この
ため銅の配線の上に薄いクロムの層を設けてこれの改善
を計る必要があるが、これはヴイア部の抵抗が高くなる
という欠点がある。また部品搭載のなめに基板の最上層
に銅の端子を形成し、その上に、上記の感光性材料によ
る絶縁層でソルダーダムを形成してはんだをリフローし
ようとするとき、はんだの塗布性が悪いという欠点もあ
る。−労金は、高価であり、従って配線基板のコストを
上昇させるという欠点を有している。
される多層配線層における導体配線は、金または銅が使
用されているが、銅の方が価格も安価な上に電気抵抗も
低いなめに望ましいが、銅は酸化されやすいという欠点
があり、またイオン結合性の感光基を導入した感光性の
絶縁樹脂を使用した場合、銅と錯体を作りやすく、この
ため銅の配線の上に薄いクロムの層を設けてこれの改善
を計る必要があるが、これはヴイア部の抵抗が高くなる
という欠点がある。また部品搭載のなめに基板の最上層
に銅の端子を形成し、その上に、上記の感光性材料によ
る絶縁層でソルダーダムを形成してはんだをリフローし
ようとするとき、はんだの塗布性が悪いという欠点もあ
る。−労金は、高価であり、従って配線基板のコストを
上昇させるという欠点を有している。
本発明の配線基板の製造方法は、導体配線を形成すると
き、電気抵抗の低い銅層と、その銅層の表面に銅の酸化
を防ぐための薄い金属膜とを形成し、絶縁層を形成する
ときに、各層の導体配線間の相互の導通を確保するため
ヴイアホールを形成し、そのヴイアホールに現れている
導体配線の薄い金属膜を酸またはアルカリによるウェッ
トエッチ法またはイオンビーム等のドライエッチ法等で
除去して銅の表面を露出してから、次の層を形成するよ
うにしたものである。すなわち、本発明の配線基板の製
造方法は、配線基板の絶縁層上に銅層を形成し、前記銅
層の上に金属薄膜層を形成して導体配線を構成し、前記
導体配線間にイオン結合性の感光基を導入した感光性材
料による絶縁層を形成し、この絶縁層の間の開口部に露
出した前記導体配線の前記金属薄膜層をエツチング法に
よって除去して前記銅層を露出させることを含んで構成
される。
き、電気抵抗の低い銅層と、その銅層の表面に銅の酸化
を防ぐための薄い金属膜とを形成し、絶縁層を形成する
ときに、各層の導体配線間の相互の導通を確保するため
ヴイアホールを形成し、そのヴイアホールに現れている
導体配線の薄い金属膜を酸またはアルカリによるウェッ
トエッチ法またはイオンビーム等のドライエッチ法等で
除去して銅の表面を露出してから、次の層を形成するよ
うにしたものである。すなわち、本発明の配線基板の製
造方法は、配線基板の絶縁層上に銅層を形成し、前記銅
層の上に金属薄膜層を形成して導体配線を構成し、前記
導体配線間にイオン結合性の感光基を導入した感光性材
料による絶縁層を形成し、この絶縁層の間の開口部に露
出した前記導体配線の前記金属薄膜層をエツチング法に
よって除去して前記銅層を露出させることを含んで構成
される。
次に本発明の実施例について説明する。
第１図は、本発明の第一の実施例によって製造した配線
基板の一例を工程順に示す断面図である。
基板の一例を工程順に示す断面図である。
第１図（ａ）において、セラミック多層板の絶縁層３上
に銅層１を形成し、この銅層１の上にニッケル層２を形
成して構成した導体配線７の間を、第１図（ｂ〉に示す
ように、イオン結合性の感光基を導入した感光性ポリイ
ミドによる絶縁層３によって覆ってヴイアホール４を形
成する。次に第３図（Ｃ）に示すように、導体配線７上
の薄いニッケル層２を酸またはアルカリでエツチングし
た後、イオンビームなどのドライエツチングを行って銅
層１を露出させ、次に第１図（ｄ）に示すように、この
銅層１の上に銅層５とニッケル層８とを形成して上層導
体配線８を形成する。チップはこの上層導体配線８に接
続する。
に銅層１を形成し、この銅層１の上にニッケル層２を形
成して構成した導体配線７の間を、第１図（ｂ〉に示す
ように、イオン結合性の感光基を導入した感光性ポリイ
ミドによる絶縁層３によって覆ってヴイアホール４を形
成する。次に第３図（Ｃ）に示すように、導体配線７上
の薄いニッケル層２を酸またはアルカリでエツチングし
た後、イオンビームなどのドライエツチングを行って銅
層１を露出させ、次に第１図（ｄ）に示すように、この
銅層１の上に銅層５とニッケル層８とを形成して上層導
体配線８を形成する。チップはこの上層導体配線８に接
続する。
第２図は、本発明の第二の実施例によって製造した配線
基板の一例を工程順に示す断面図である。
基板の一例を工程順に示す断面図である。
本実施例では、導体配線を電子部品（チップ）等を接続
のための端子として直接用いるようにしている°。すな
わち第２図（ａ、）に示すように、絶縁層１３の上に銅
層１１を形成し、その上にニッケル層１２を形成して導
体配線１７を構成する。
のための端子として直接用いるようにしている°。すな
わち第２図（ａ、）に示すように、絶縁層１３の上に銅
層１１を形成し、その上にニッケル層１２を形成して導
体配線１７を構成する。
次に第２図（ｂ）に示すように、導体配線１７の間を、
イオン結合性の感光基を導入した感光性材料による絶縁
層１つを形成し、導体配線１７の上部に開口部（ヴイア
ホール）１２を形成する。次に第３図（Ｃ）に示すよう
に導体配線１７上の薄いニッケル層１２をイオンビーム
等でドライエツチングして除去したのち、第３図（ｄ）
に示すように、その上にはんだ１８を供給し、次に第３
図（ｅ）に示すようにはんだ１８上にチップ３０の端子
を搭載して接続する９ 上述の実施例ではいずれも薄い金属膜として、ニッケル
を用いた例を示したが、ニッケルの代りにクロムまたは
パラジウムまたはチタンまたはアルミニウムを用いるこ
とができる。
イオン結合性の感光基を導入した感光性材料による絶縁
層１つを形成し、導体配線１７の上部に開口部（ヴイア
ホール）１２を形成する。次に第３図（Ｃ）に示すよう
に導体配線１７上の薄いニッケル層１２をイオンビーム
等でドライエツチングして除去したのち、第３図（ｄ）
に示すように、その上にはんだ１８を供給し、次に第３
図（ｅ）に示すようにはんだ１８上にチップ３０の端子
を搭載して接続する９ 上述の実施例ではいずれも薄い金属膜として、ニッケル
を用いた例を示したが、ニッケルの代りにクロムまたは
パラジウムまたはチタンまたはアルミニウムを用いるこ
とができる。
以上説明したように、本発明の配線基板の製造方法は、
銅を主体とする導体配線とイオン結合性の感光基が導入
された感光性の絶縁材料とを組合せて使用でき、このと
きの銅表面の酸化を防止することができると共に、上層
に形成した場合でも絶縁材料でソルダーダムを形成した
後にはんだがのりやすい導体配線を形成することができ
るという効果がある。
銅を主体とする導体配線とイオン結合性の感光基が導入
された感光性の絶縁材料とを組合せて使用でき、このと
きの銅表面の酸化を防止することができると共に、上層
に形成した場合でも絶縁材料でソルダーダムを形成した
後にはんだがのりやすい導体配線を形成することができ
るという効果がある。
第１図は本発明の第一の実施例によって製造した配線基
板の一例を工程順に示す断面図、第２図は本発明の第二
の実施例によって製造した配線基板の一例を工程順に示
す断面図、第３図は従来の製造方法によって製造した配
線基板の一例を工程順に示す断面図である。 １・５・１１・２１・・・銅層、２・６・１２・２２・
・・ニッケル層、３・９・１３・１９・２３・２９・・
・絶縁層、４・１４・２４・・・ヴイアホール、７・１
７・・・導体配線、８・・・上層導体配線、１８・２８
・・・はんだ、２５・・・金層、３０・・・チップ。
板の一例を工程順に示す断面図、第２図は本発明の第二
の実施例によって製造した配線基板の一例を工程順に示
す断面図、第３図は従来の製造方法によって製造した配
線基板の一例を工程順に示す断面図である。 １・５・１１・２１・・・銅層、２・６・１２・２２・
・・ニッケル層、３・９・１３・１９・２３・２９・・
・絶縁層、４・１４・２４・・・ヴイアホール、７・１
７・・・導体配線、８・・・上層導体配線、１８・２８
・・・はんだ、２５・・・金層、３０・・・チップ。
Claims (1)
- 配線基板の絶縁層上に銅層を形成し、前記銅層の上に
金属薄膜層を形成して導体配線を構成し、前記導体配線
間にイオン結合性の感光基を導入した感光性材料による
絶縁層を形成し、この絶縁層の間の開口部に露出した前
記導体配線の前記金属薄膜層をエッチング法によって除
去して前記銅層を露出させることを含むことを特徴とす
る配線基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62273805A JPH0691310B2 (ja) | 1987-10-28 | 1987-10-28 | 配線基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62273805A JPH0691310B2 (ja) | 1987-10-28 | 1987-10-28 | 配線基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01115196A true JPH01115196A (ja) | 1989-05-08 |
| JPH0691310B2 JPH0691310B2 (ja) | 1994-11-14 |
Family
ID=17532817
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62273805A Expired - Lifetime JPH0691310B2 (ja) | 1987-10-28 | 1987-10-28 | 配線基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0691310B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03268385A (ja) * | 1990-03-17 | 1991-11-29 | Fujitsu Ltd | はんだバンプとその製造方法 |
| JP2012212818A (ja) * | 2011-03-31 | 2012-11-01 | Tdk Corp | 電子部品内蔵基板及びその製造方法 |
-
1987
- 1987-10-28 JP JP62273805A patent/JPH0691310B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03268385A (ja) * | 1990-03-17 | 1991-11-29 | Fujitsu Ltd | はんだバンプとその製造方法 |
| JP2012212818A (ja) * | 2011-03-31 | 2012-11-01 | Tdk Corp | 電子部品内蔵基板及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0691310B2 (ja) | 1994-11-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001156203A (ja) | 半導体チップ実装用プリント配線板 | |
| US6472609B2 (en) | Printed-wiring substrate and method for fabricating the printed-wiring substrate | |
| JPS5998591A (ja) | 両面回路接続方法 | |
| JP3060020B2 (ja) | 電子部品搭載装置の製造方法 | |
| US7163847B2 (en) | Method of making circuitized substrate | |
| JPH01115196A (ja) | 配線基板の製造方法 | |
| JP2784248B2 (ja) | 半導体装置の製造方法 | |
| JP2652222B2 (ja) | 電子部品搭載用基板 | |
| JPH11307678A (ja) | インターポーザ | |
| JPH05235498A (ja) | 突起電極付プリント回路基板および接合方法 | |
| JPS6141303B2 (ja) | ||
| JPS6149499A (ja) | フレキシブル多層配線基板 | |
| JP2795475B2 (ja) | プリント配線板及びその製造方法 | |
| JPS603189A (ja) | リ−ド線の接続方法 | |
| JPH02273961A (ja) | リードフレームおよびそれを用いた混成集積回路 | |
| JPS6211296A (ja) | 回路部品の実装方法 | |
| JPS61273886A (ja) | 電気的接続装置 | |
| JPH10209593A (ja) | ２層配線基板、及びその製造方法 | |
| JPS63115394A (ja) | 電子回路パツケ−ジ | |
| JPH0344035A (ja) | バンプ電極を有する半導体装置及びその実装方法 | |
| JPS60227492A (ja) | 電子回路ブロツク | |
| JPS6251292A (ja) | 配線回路基板の製造方法 | |
| JPS5856471U (ja) | チツプ部品の取付装置 | |
| JPS6148991A (ja) | 混成集積回路の製造方法 | |
| JPS5841677B2 (ja) | 微小素子回路用基板 |