JPH01120092A - 薄膜絶縁層の形成方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 第１の導体薄膜に対して薄膜絶縁層を介在することで第
２の導体薄膜が積層される薄膜絶縁層の形成方法に係り
、特に、該第１と第２の導体薄膜の互いを接合させるビ
アが設けられるように形成された薄膜絶縁層の形成方法
に関し、 薄膜絶縁層におけるピンホールなどの発生を防止し、信
頼性の向上を図ることを目的とし、薄膜絶縁層が非感光
性ポリイミド材より成る第１の絶縁薄膜の上層に感光性
ポリイミド材より成る第２の絶縁薄膜を積層することで
形成されるようにすると共に、第２の絶縁薄膜の膜厚は
前記第１の絶縁薄膜の膜厚の約５〜１０倍に形成される
ように構成する。

〔産業上の利用分野〕

本発明は第１の導体薄膜に対して薄膜絶縁層を介在する
ことで第２の導体薄膜が積層される薄膜絶縁層の形成方
法に係り、特に、該第１と第２の導体薄膜の互いを接合
させるビアが設けられるように形成された薄膜絶縁層の
形成方法に関する。

近年では、半導体素子の高密度実装化および小型化に伴
い、これらを実装する基板に於けるパターン配線は極力
微細化されるようになった。

そこで、このような基板に形成されるパターン配線とし
ては、−船釣に導体薄膜と薄膜絶Ｉ！層とを積層するこ
とで構成されている。

したがって、このような基板に積層される導体薄膜およ
び薄膜絶縁層は信頬性の高い品質で形成されることが重
要となる。

〔従来の技術〕 従来は第４図の従来の説明図に示すよう構成されていた
。第４図の（ａ）は平面図、（ｂ）は断面図。

（ｃｌ）〜（Ｃ６）は製造工程図である。

第４図の（ａ）　（ｂ）に示すように、セラミック材に
よって形成された基板１に導体薄膜によるパターン配線
３Ａが設けられた上層に絶縁膜１０を積層し、更に、絶
縁膜１０の上層に導体薄膜によるパターン配線４Ａと４
Ｂとを積層することで構成され、パターン配線３八とパ
ターン配線４Ａとはビア５を形成することで互いの接続
が行われるように形成されていた。

そこで、このようなパターン配線３Ａ、パターン配線４
Ａ、４Ｂの形成は（ｃｌ）〜（Ｃ６）に示す製造工程に
よって製作が行われていた。

先づ、（ＣＩ）に示すように基板ｌの上面に導体薄膜を
形成し、その導体薄膜をエツチング技術によってパター
ンニングすることでパターン内己線３八を形成し、（Ｃ
２）に示すように、パターン配線３Ａが形成された表面
に絶縁膜１０を積層し、パターン配線３Ａを絶縁膜１０
によって覆う。

このように積層された絶縁膜１０に対して、（Ｃ３）に
示すようにマスク１１を重ね合わせることで露光させ、
マスク１１に形成されたパターンＩＩＡを転写し、エツ
チング技術によりパターンＩＩＡによって露光されなか
った箇所の絶縁膜１０が除去されることでパターンニン
グを行う。

このパターンニングにより、（Ｃ４）に示すように絶縁
膜１０の所定箇所に対してパターン配線３＾が露出され
るよう貫通部１０Ａが形成される。

次に、このような絶縁膜１０の上層に対して（Ｃ５）に
示すように、導体薄膜８を積層する。この導体薄膜８の
積層によって貫通部１０Ａにはビア５が形成され、貫通
部１０Ａの箇所では導体薄膜８がパターン配線３Ａに接
合される。

更に、このような導体薄膜８に対してエツチング技術に
よってパターンニングが行われ、絶縁膜１０の上層にパ
ターン配＆１４Ａおよび４Ｂの形成が行われる。

このように形成されたパターン配線４Ａは絶縁膜１０の
下層に張架されたパターン配ｗＡ３Ａに接合されるが、
一方、パターン配線４Ｂはパターン配ｖＡ３Ａに接合さ
れないように形成され、基板１の上面にパターン配置３
Ａ、４Ａ、４Ｂのそれぞれを張架することで所定の配線
路を形成することが行われていた。

〔発明が解決しようとする問題点〕

・このような構成では、第４図の（Ｃ３）に示すマスク
１１を絶縁膜１０に重ね合わせることで露光させ、エツ
チング技術によりパターンニングを行う場合、マスク１
１に汚れまたは塵埃などが付着されるとその箇所の絶縁
層１０が除去され、ピンホールが生じ、次の（Ｃ５）に
示す導体薄膜８の積層時にピンホールによってパターン
配線３Ａに接合されることがある。

したがって、第４図の（ｂ）に示すＧの短絡路が形成さ
れた場合は、パターン配線３Ａと４Ｂとは導通がないよ
うに形成すべきものがＧに示す短絡路によって接続され
、所定の配線路が形成されなくな□ったり、また、短絡
路が形成されない場合でも、パターン配線３Ａと４Ｂと
の間の絶縁抵抗が低下し、電気特性を損なうことになる
問題を有していた。

そこで、本発明では、薄膜絶縁層におけるビンホールな
どの発生を防止し、信頬性の向上を図ることを目的とす
る。

〔問題点を解決するための手段〕

第１図は本発明の原理説明である。

第１図に示すように、薄膜絶ｔＪＮが非感光性ポリイミ
ド材より成る第１の絶縁薄膜の上層に感光性ポリイミド
材より成る第２の絶縁薄膜を積層することで形成される
ようにすると共に、第２の絶縁薄膜の膜厚は前記第１の
絶縁薄膜の膜厚の約５〜１０倍に形成されるように構成
する。

このように構成することによって前述の問題点は解決さ
れる。

〔作用〕

即ち、薄膜絶縁層を第１の絶縁薄膜と第２の絶縁薄膜と
の２つの絶縁薄膜を積層することで形成することで、薄
膜絶縁層のパターンニングは、先づ、第２の絶縁薄膜を
ウェットエツチングによりパターンニングを行い、次に
、第１の絶縁薄膜をドライエツチングによりパターンニ
ングを行うようにするようにしたものである。

したがって、前述のようなマスクに汚れ、または、塵埃
などが付着することで第２の絶縁薄膜のウェットエツチ
ングによりるピンホールが生じても、第１の絶縁薄膜の
ドライエツチングによるパターンニングに際してピンホ
ールの径はビアの径に対して極めて小さいため、ピンホ
ールのエツチングレートはビアのエツチングレートより
も遅い、そこで、エツチング時間を調節することによっ
て第１の絶縁薄膜６におけるピンホールＧの貫通を防ぐ
ことができ、ピンホールの箇所が貫通されることがなく
、第１の絶縁薄膜によってピンホールの箇所に対する絶
縁処理が施され、短絡または絶縁抵抗の低下を防ぐこと
ができる。

〔実施例〕

以下本発明を第２図および第３図を参考に詳細に説明す
る。第２図は本発明による一実施例の断面図、第３図の
（ａ）〜（ｈ）は本発明の製造工程図である。企図を通
じて、同一符号は同一対象物を示す。

第２図に示すように、セラミック材によって形成された
基板１の表面に張架されたパターン配線３Ａには第１の
絶縁薄膜６と第２の絶縁薄膜７とが積層されることで形
成された薄膜絶縁層２が設けられ、薄膜絶縁Ｎ２を介し
てパターン配線４Ａおよび４Ｂがそれぞれ形成さるよう
に構成したものである。

したがって、薄膜絶縁層２を介して張架されたパターン
配線間を接合する例えば、パターン配線３Ａにパターン
配線４Ａを接合する場合は、第１の絶縁薄膜６と第２の
絶縁薄膜７と貫通させることでと７５を設けることで接
合が行われるように形成したものである。

このような構成は第３図に示す製造工程によって製作す
ることができる。

先づ、（ａ）に示すように基板１の上面に導体薄膜を形
成し、その導体薄膜をエツチング技術によってパターン
ニングすることで第１の感体薄膜３となるパターン配線
３Ａを形成し、（ｂ）に示すように、パターン配線３Ａ
が形成された表面に非感光性ポリイミド材より成る第１
の絶縁薄膜６を１〜２μ鶴の厚みで積層し、パターン配
線３Ａを第１の絶縁薄膜６によって覆う。

このように積層された第１の絶縁薄膜６に対して、（ｃ
）に示すように感光性ポリイミド材より成る第２の絶縁
薄膜７を更に８〜１０μ鶴の厚みで積層する。

このように積層された第２の絶縁薄膜７に対して、（ｄ
）に示すようにマスク１１を重ね合わせることで露光さ
せ、マスク１１に形成されたパターン１１Ａを転写し、
エツチング技術によりパターンＩＩＡによって露光され
なかった箇所の第２の絶縁薄膜７を除去するウェットエ
ツチングによるパターンニングを行う。

この場合、第１の絶縁薄膜６は非感光性ポリイミド材に
よって形成されているため、パターンニングにより、（
ｅ）に示すように第２の絶縁薄膜７の所定箇所に対して
第１の絶縁薄膜６が露出されるよう貫通部７Ａが形成さ
れる。

次に、このように第１の絶縁薄膜６に第２の絶縁薄膜７
を積層することで形成された薄膜絶縁層２に対して（ｆ
）に示すように、プラズマによるドライエツチングを施
し、点線で示すように、第２の絶縁薄膜７の表層および
貫通部７八に露出された第１の絶縁薄膜６を昇華させ、
除去する。

この除去により貫通部７Ａにはパターン３Ａの所定箇所
が露出されることになる。

そこで、（ｇ）に示すように、導体薄膜８を積層し、導
体薄膜８の積層によって貫通部７Ａにはビア５が形成さ
れ、貫通部７Ａの箇所では導体薄膜８がパターン配線３
Ａに接合される。

更に、このような導体薄膜８に対してエツチング技術に
よってパターンニングを行い、（ｈ）に示すように第２
の絶縁薄膜７の上層に第２の導体薄膜４となるパターン
配置４Ａおよび４Ｂの形成が行われる。

このように形成すると、第２図に示すように、マスク１
１を第２の絶縁薄膜７に重ね合わせることで露光させ、
ウェットエツチングによりパターンニングを行った時、
例えばパターン配線４Ｂの下面にピンホールＧが生じて
も、ドライエツチングによる第１の絶縁薄膜６の除去に
際して、ピンホールＧの径はビア５の径に対して極めて
小さいためピンホールＧのエツチングレートはビア５の
エツチングレートよりも遅い、したがって、エツチング
時間を調節することによって第１の絶縁薄膜６における
ピンホールＧの貫通を防ぐことができ、ピンホールＧの
箇所では第１の絶縁薄膜６の除去がほとんど行われない
。

したがって、このようなパターン配線４Ａをパターン配
線３＾に接合させるビア５を形成する場合、第２の絶縁
薄膜７の下層に膜厚が１〜２μ鶴の厚みの第１の絶縁薄
膜６を形成することで第２の絶縁薄膜７にピンホールＧ
が生じてもパターン配線４Ｂが交差する下層のパターン
配線３Ａに短絡したり、または、互いの間における絶縁
抵抗を低下させることを充分に防ぐことができる。

（発明の効果〕 以上説明したように、本発明によれば、薄膜絶縁層を非
感光性ポリイミド材より成る第１の絶縁薄膜と感光性ポ
リイミド材より成る第２の絶縁薄膜とによって構成する
ことで第２の絶縁薄膜に生じたピンホールＧが第１の絶
縁薄膜によって防ぐことができる。

したがって、従来のようなピンホールＧの発生により、
薄膜絶縁層を介して張架されたパターン配線間が短絡す
るようなことは防止することができ、品質の向上が図れ
、実用的効果は大である。

【図面の簡単な説明】

第１図は本発明の原理説明図。 第２図は本発明によにる一実施例の断面図。 第３図の（ａ）〜（ｈ）は本発明の製造工程図。 第４図は従来の説明図で、（ａ）は平面図、（ｂ）は断
面図、　（ｃｌ）〜（ｃ６）は製造工程図を示す。 図において、 １は基板、　　　　　　　２は薄膜絶縁層。 ３は第１の導体薄膜、　　４は第２の導体薄膜。 ５はビア、　　　　　　　６は第１の絶縁薄膜。 ７は第２の絶縁薄膜を示す。 本谷叩ｎ雁理３屯明隠 本発明１１３−笑加鰐列〜析面図 ｃｒｔ） （α） （Ｃυ　　　　　　　　（ｃ４）

Claims (1)

1. 【特許請求の範囲】 〔１〕基板（１）の所定面に積層される第１の導体薄膜
   （３）と、該第１の導体薄膜（３）に積層される薄膜絶
   縁層（２）と、該薄膜絶縁層（２）に積層される第２の
   導体薄膜（４）とを備え、該薄膜絶縁層（２）の所定箇
   所に該第１の導体薄膜（３）と該第２の導体薄膜（４）
   とが電気導通を有するビア（５）がエッチング技術によ
   って形成される薄膜絶縁層の形成方法において、 前記薄膜絶縁層（２）が第１の絶縁薄膜（６）の上層に
   第２の絶縁薄膜（７）を積層することで２つの絶縁薄膜
   の積層によって形成されることを特徴とする薄膜絶縁層
   の形成方法。 〔２〕前記第１の絶縁薄膜（６）が非感光性ポリイミド
   材より成り、前記第２の絶縁薄膜（７）が感光性ポリイ
   ミド材より成ることを特徴とする特許請求の範囲第１項
   記載の薄膜絶縁層の形成方法。 〔３〕前記第２の絶縁薄膜（７）の膜厚（Ｔ２）は前記
   第１の絶縁薄膜（６）の膜厚（Ｔ１）の約５〜１０倍に
   形成されることを特徴とする特許請求の範囲第１項記載
   の薄膜絶縁層の形成方法。