JPH01120113A - ヒステリシス付きコンパレータ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、ヒステリシス幅の制御可能なヒステリシス付
きコンパレータ回路に関するものである。

従来の技術 従来のヒステリシス付きコンパレータ回路を第２図に示
す。第２図において、１は演算増幅器、２は正側電源端
子、３は負側電源端子、４は反転入力端子、５は信号入
力端子、６は抵抗、７は演算増幅器の非反転入力端子、
８は抵抗、９は出力端子である。この回路構成において
、反転入力端子４に入力される電圧をＶ２（以後、■２
と記す。）として、一定にして、入力端子５に入力され
る電圧をＶ＋（以後、Ｖ、と記す。）として、出力端子
９に出力される電圧をＶｏ（以後、Ｖｏと記す。）とす
る。演算増幅器１の非反転入力端子７の電圧をＶｓ（以
後、ＶＳと記す。）とすると、Ｖｌ＜Ｖ２のとき、出力
電圧ＶＯは、ローレベルになる。すなわち、ローレベル
をＶ　ＯＬ（以後、ＶＯＬと記す。）とすると、−Ｖ　
Ｉ　＜Ｖ　２のときの出力電圧はｖｏ＝ｖｏｔ。

となる。

一方、ｖ、＞ｖ２のとき、出力電圧Ｖ、は、ハイレベル
なので、ハイレベルをＶＯＨ（以後、ＶＯＨと記す。）
とすると、ｖｌ＞ｖ２のときの出力電圧はＶＯ”ＶＯＨ
となる。そコテ、ｖ、　＜　Ｖ２（７１）状ＬＩＱカラ
、ｖ、＞ｖ２の状態となるようにｖｌを変化させ、Ｖ。

がＶＯＬからＶＯＨへと切り換わるときのＶＳをＶＳＩ
（以後、ＶＳＩと記す。）とし、又、Ｖ、＞ｖ２の状態
から、ｖ、＜ｖ２の状態となるようにｖｌを変化させ、
ＶｏがＶＯＨからＶｏＬへと切り換わるときのＶＳをＶ
Ｓ２　（以後、ＶＳ２と記す。）とし、抵抗６をＲ６、
抵抗８をＲ８とすると、ＶＳＩ＋　ＶＳ２は、それぞれ
、 のような式で示される。従って、ＶＳＩとＶＳ２の和で
ある がヒステリシス幅であり、出力電圧ＶＯ）ｌ及びＶＯ’
Ｌ。

抵抗Ｒ６及びＲ８によって、前記のヒステリシス幅を制
御することができる。

発明が解決しようとする問題点 このような従来のコンパレータ回路では、ヒステリシス
幅を小さ（とるような場合、抵抗Ｒ８が大きくなり、Ｉ
Ｃでこのようなコンパレータ回路をつくるときには、抵
抗Ｒ８の占める面積が大きくなったり、同抵抗Ｒ８のバ
ラツキが大きくなって、希望するヒステリシス幅のバラ
ツキも大きくなってしまい、ヒステリシス幅の制御がむ
ずかしいという問題点がある。本発明は、このような従
来の問題点を解決するもので、小さなヒステリシス幅を
とる場合でも、大きな抵抗を必要とせず、電流源電流の
大きさだけで、容易に制御できることを目的とする。

問題点を解決←＋→÷するための手段 上記問題点を解決するため、本発明は、演算増幅器の非
反転入力端子抵抗の一端および第１のダ・イオードのア
ノードを接続し、前記、第１のダイオードのカソードを
、前記演算増幅器の出力端子にアノード接続された第２
のダイオードのカソードとともに、電流源を介して負側
電源端子に接続したヒステリシス付きコンパレータ回路
である。

作用 この構成によって、小さなヒステリシス幅をつくる場合
でも、抵抗と電流源電流の積とによって簡単に、ヒステ
リシス幅を設定することができる。

実施例 本発明を実施例により第１図を参照して詳しく説明する
。第１図において、第２図と同一機能を有する素子には
、同一の符号を付して説明を省略する。この実施例は、
第１のダイオード１０のアノードは、非反転入力端子７
に、同ダイオード１０のカソードは、演算増幅器１の出
力端子にアノード接続された第２のダイオード１１のカ
ソードとともに、電流源１２に接続され、電流源１２の
ソース側が電源の負債端子に接続されたコンパレータ回
路である。信号入力端子５の入力電圧Ｖｔが反転入力端
子の電圧ｖ２に対して、ｖ、＜ｖ２の状態からＶ、＞Ｖ
＝の状態に切り換わると、非反転入力端子７の電圧Ｖｓ
は、抵抗６の抵抗値をＲ６、電流源電流をＩｏとすると
、 Ｖｓ＝Ｖｚ、＋ＲｓＸ　Ｉ（１ となるので、第１のダイオード１０は、オフして、非反
転入力端子７から電源の負側端子３へのｉｏの流れを止
めてしまい、出力電圧Ｖｏは、ｖＯＬからｖａｎへと切
り換わる。従って、第２のダイオード１１がオンする。

次に、ｖｌ＞ｖ２の状態がらｖｌ＜ｖ２の状態に変化す
ると、Ｖｓ＝Ｖ、、のときにＶｏはｖａｎからＶＯＬへ
切り換わり、第１のダイオード１０は、オンになり、第
２のダイオード１１は、オフになる。従って、ＩｏＸＲ
ｅがこのコンパレータのヒステリシス幅となり、ヒステ
リシス幅を小さくとる場合でも、Ｉｏで制御することに
より、Ｒ６を小さくすることができる。

発明の効果 以上のように、本発明によれば、２つのダイオードを切
り換えることにより、電流源の電流による制御で、ヒス
テリシス幅を自在に設定できるヒステリシス付きコンパ
レータ回路を構成することができる。

【図面の簡単な説明】 第１図は本発明の一実施例回路図、第２図は従来のヒス
テリシス付きコンパレータ回路の回路図である。 １・・・・・・増幅器、２・・・・・・電源正側端子、
３・・・・・・電源負側端子、４・・・・・・反転入力
端子、５・・・・・・信号入力端子、６，８・・・・・
・抵抗、７・・・・・・非反転入力端子、９・・・・・
・出力端子、１０・・・・・・第１のダイオード、１１
・・・・・・第２のダイオード、１２・・・・・・電流
源。 代理人の氏名　弁理士　中尾敏男　ほか１名／−−−す
四幅五 ２〜−一　電源上イＬＩｌｆｆｊ＠　子δ−侶号入力塙
子 ６−　抵抗 ７・−非反転入力端子 Ｉ２−　電流源

Claims (1)

【特許請求の範囲】
1. 演算増幅器の非反転入力端子に抵抗の一端および第１の
   ダイオードのアノードを接続し、前記、第１のダイオー
   ドのカソードを、前記、演算増幅器の出力端子にアノー
   ド接続された第２のダイオードのカソードとともに、電
   流源を介して電源負端子に接続したことを特徴とするヒ
   ステリシス付きコンパレータ回路。