JPH01120832A - ひさしパターンの形成方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明はリフトオフ用マスクとなるひさしパターンの
形成力法に関するものである。

〔従来の技術〕

半導体装置の進展につれて、高密度の清報を高速で処理
できる集積回路（Ｉｎｔｅｇｒａｌｅｄ　Ｃ！１ｒａｕ
ｉｔ　：以下、ＩＣと称す）への要求が強まっておシ、
これを実現するものとして化合物半導体、特にガリウム
ヒ素（以下、ＧａＡａと称す）を用いたＧａＡｓ１　Ｉ
　Ｏへの期待が高まっている。近年、このＧａＡｓ　Ｉ
　ＯＫおける研究開発が活発であり、より高性能化、高
品質化を図るための素子構造や製造プロセス等の各分野
にわたる改善・開発の努力が続けられている０ ＧａＡａ　Ｉ　Ｏに形成されるトランジスタの電気的特
性の均一性や信頼性の向上は、ｆＡ造プロセスの最適化
を図ることではじめて実現される。例えば広帯域増幅器
や高出力増幅器、あるいは移相器等圧用いられるＧａＡ
ｓアナログＩＣには、通常、いわゆるリセスゲート構造
を用いたショットキー接合型電界効果トランジスタ（Ｍ
ｅｔａｌ−８ｅｎｒｉａｏｎｄｕｏｔｏｒ　Ｆｉｅｌｄ
−Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ：以下、ＭＥＳ
　Ｆ’Ｅ’ｒと称す）が形成される。このものは、半絶
縁性ＧａＡａ基板上の動作層に、表面空乏層の影響を抑
止して所望のドレイン電流特性を得るための掘り込みを
一部に形成し、その−主面上にリフトオフ法等によるシ
ョットキー障壁接触のゲート電極を設け、このゲート電
極の両側の、上記掘り込みのない動作層上にリフトオフ
法等によるオーム性接触のソース・ドレイン両電極を設
けた構造となっている。このようなＭＥＳ　　ＦＥＴに
おける電気的特性は、上記各電極の加工精度によった特
性を示し、上記各電極を形成させるためのリフトオフ用
マスクをいかに制御性良く形成できるかでその特性の良
否が決まる。すなわち、上記各電極は、上記リフトオフ
用マスクとなるレジストに形成されたパターン構造を利
用して自己の構造が形成されるものであり、そのレジス
トパターンの寸法精度や断面形状の状態等に関連したも
のとなる。従って、ＦＥＴ部性の均一化、高性能化等を
図るには、上記レジストパターンの加工の高精度化が不
可欠である。

ところで１．ｉｇ５図は従来のパターンを用いて形成さ
れた半導体装醪におけるリセスゲート＃Ｉ造のＭＥＳ　
ＦＥＴ部の構造を示す図である。図において、（１）は
ＧａＡｓ等からなる半絶縁性基板（以下、基板と称す）
　、１２）はこの基板（１）に形成されたＮ導電型（以
下、ＮＷと称す）の動作層、（３）および（４）はこの
動作層（２）上に対向して設けられたオーム性電極から
なるソース電極およびドレイン電極、（５）はこのソー
ス・ドレイン両電極（３）　、　（４）間のほぼ中央部
の上記動作層（２）に形成された掘シ込み（リセス）、
（６）はこの掘り込み（５）上に設けられたショットキ
ー電極からなるゲート電極、（７）はこのゲート成極（
６）の工面両端のコーナ部に有するケバである。

このように構成される従来のＭＥＳ　ＦＥＴについて、
その形成力法をゲート電極（６）部を例にとって説明す
る。

第６図（ａ）〜（Ｃ）は従来のパターンによるゲート１
極（６）の主要形成工程を示す図である。このものは、
まず、基板（１）の−主面にＮ型不純物となる硅素（Ｓ
ｌ）イオン等による選択イオン注入を行い、Ｎ型動作層
（２）を形成させる。この後、全面に、例えばポジ型の
レジスト（８）をスピン塗布して所定模厚に被着させ、
リングラフィ工程による所定パターニングを行い、上記
レジスト（８）に開口（９）パターンを形成させる。こ
こで、上記所定バターニングでは、まず、フォトマスク
を介して紫外光等による露光を行った後、上記基板（１
）をクロロベンゼン液に所定時間浸漬し、上記レジスト
（８）の−工面から所定厚さにわたる領域を硬化せしめ
る。このクロロベンゼン処理は、上記開口（９）パター
ンの形状制御用となるものであって、後工程における現
像処理の際に、溶解度の差を利用して加工形状を制御す
るものである。この後、現像処理することＫよって上記
レジスト（８）の露光部分を選択的に除去すると、この
場合、緩やかなテーパ状の断面形状を有した開口（９）
が形成されることになる（第６図（ハ）））。

次に、過酸化水素混合液等によるウェットエツチング処
理を施し、上記開口（９）による上記動作層（２）の露
出部分を所定深さまで選択的に除去すると、上記動作層
（２）の結晶方位に依存したエツチングが行われ、この
場合、逆メサ状の掘シ込み（５）が形成される。この掘
シ込み（５）は、上記開口（９）における底面部のレジ
ストエツジ部の被膜が薄く、エツチングされやすい状態
であり、上記レジスト（８）によるマスク層よシも内側
に加工が進んだ、いわゆるアンダーカットの大きな状態
となシ、その開口が上記レジスト（８）における開口（
９）よりも大きくなってしまう。この俵、全面にチタン
・モリブデン・金（Ｔｉ・ＭｏａＡｕ入アルミニアルミ
ニウム等のショットキー電極材料からなるゲート金属膜
（ＬＩを真空蒸着法等によシ所定膜厚に被着形成させる
（第６図（ｂ））。

次に、リフトオフ法により上記レジスト（８）とその上
の上記ゲート金属膜Ｑ（ｌとを除去する。これによって
、上記掘シ込み（５）の−工面上に上記ゲート金属膜（
ＩＩの一部が残存することにな如、ゲート電極（６）が
形成される。このゲート電極（６）は、その主面両端の
コーナ部に上記レジス）（８１における開口（９）側面
部に被着した上記ゲート金属膜ｎｌの一部も残存するも
のとなって、突起状のケバ（力が生じたものとなる（第
６図（Ｃ））。

このようにして上記レジスト（８）をリフトオフ用マス
クとし、それに形成された開口（９）パターン構造を利
用してゲート電極（６）が形成されるものである０ 〔発明が解決しようとする問題点〕 従来のリフトオフ用マスクとなるパターンの形成方法は
以上のようであって、基板（１）上に被着されたレジス
ト（８１に開口（９）パターンを形成させる露光を行っ
て、形状制御用のクロロベンゼン浸漬処理を施し、この
後現像により上記レジスト（８）の露光部分を選択的に
溶尊除去し、上記レジスト（８）に所定形状となすよう
な開口（９）パターンを形成させるものである。すなわ
ち、クロロベンゼン処理によって上記レジスト（８）の
表層部に硬化層を形成し、現像の際にその硬化層と非硬
化層との溶解度に差をもたせるものであり、上記硬化層
の厚さを調整することによって上記開口（９）パターン
の断面形状を制御するものであった。この方法は、浸漬
液の温度や劣化状態、処理時間、環境条件等の影響を受
けやすく、処理にバラツキの生じやすいものであり、上
記レジスト（８）に安定性良く所定の厚さの硬化層を形
成させて、所望の寸法精度や断面形状となる開口（９）
パターンに制御することが容易ではなかった。従って、
上記開口（９）パターンは、この場合のように緩やかな
テーパ状に形成されてしまうことも多く、このパターン
を利用して得られたゲート電極（６）は、底面寸法が一
定せず不均一になったり、また主面両端部に大きな突起
状のケバ（７）を生じてしまうととＫなった。そのため
、ゲート長が変動してトランジスタの電気的特性の所望
のものが再現性良く得られないといった不具合のほかに
、上記ケバ（７）によってｄ界集中や短絡を生じたり、
あるいは損壊して異物の原因となってしまうといった不
具合を有することＫなシ、性能の損われたものになって
しまうという間１点があった。

この発明は上記のような問題点を解消するためになされ
たもので、再現性良く所望の形状に形成されて高性能化
が図られるひさしパターンの形成方法を得ることを目的
とする０ 〔問題点を解決するための手段〕 この発明に係るひさしパターンの形成方法は、半導体基
板上に設けられたダミー層を被覆して、形成されるレジ
ストにパターニングを行い、上記レジストの一部を残存
せしめて上記ダミー層の側壁にマスク層を形成させる第
１工程と、光照射を行って上記マスク層の表面から所定
厚さにわたる領域を硬化層となさしめる第２工程と、上
記ダミー層を除去し、しかる後に上記マスク層の非硬化
層を選択的に除去して上記硬化層によるひさしを得る第
３工程とを備釆たものである。

〔作用〕

この発明におけるダミー層は制拝性良く形成され、この
ダミー層が除去された跡のマスク層における開口を均一
で、しかも所望の断面形状になさしめる。また、上記マ
スク層の表面から所定厚さにわたって硬化させる光照射
は、上記マスク層に均一で、しかも再現性良く硬化層を
形成させる機能を有する。

〔発明の実施例〕

以下、この発明の一実施例を図について説明する。なお
、従来の技術の説明と重複する部分は、適宜その説明を
省略する０第１図はこの発明の一実施例により形成され
た半導体装置の構造を示すもので、リセスゲート構造の
ＭＥＳ　ＦＥＴ部の構造を示す図である。図において、
（１）〜（４）は従来のものと同じもの、（ロ）は動作
層（２）上く形成された掘り込み、（２）はこの掘シ込
み（ロ）上に設けられたショットキー電極からなるゲー
ト電極であって、第５図に示すものと同じ構成を有する
が、上記掘シ込み（ロ）、ゲート電極（２）の形状が異
なるものである。

以下、第１図に示すもののゲート電極（６）部を例にと
って説明する。第２図（ａ）〜（１）はこの発明の一実
施例によるひさしパターンの形成工程を示す図、第３図
（、）　、　（１））は第２図に示すものによるゲート
電極の形成工程を示す図である。

図において、翰は従来のものと同一のもの、（至）は動
作層（２）上に設けられたダミー層、Ｑ４）はとのダき
一層（至）の側壁に設けられたマスク層、（１４ａ）お
よび（１４ｂ）はこのマスク層（ロ）の表１１ｉｉｌｉ
ｆｆ４域に形成された硬化層およ°びその下の非硬化層
である。（至）は上記マスク層α◆が形成されるレジス
ト、α０は上記マスク層α◆に光照射を行って硬化層（
：Ｌ４ａ）を形成させる遠紫外光、翰は上記ダミー層（
２）が除去された跡の開口、（至）は上記硬化層（１４
ａ）によるひさしである。

ところで、上記におけるひさしく至）パターンは次の形
成工程によシ得られる。

まず、基板（１）の−主面上に、Ｎ型不純物となる硅素
（Ｓｌ）イオン等を選択イオン注入してＮ型動作層（２
）を形成させる（第２図（ａ）　）　。

次に、全面にシリコン酸化膜（ＳｉＯｘ）、シリコン−
酸化窒化、模（Ｓ１０ｘＮｙ）等を真空蒸着法、ＣＶＤ
法等によシ所定膜厚に被着形成させた後、レジスト（図
示省略）を被着させてリングラフィ工程によるパターニ
ングを行い、不要部分を選択的に除去する０ここで、上
記動作層（２）上には、寸法精度の良い、所望の矩形状
の断面形状となるダミー層（至）が形成される（８２図
（ｂ））。

次に、全面に、例えばポジ型のレジストＱ句をスピン塗
布し、上記ダミー層（２）を被覆するように所定膜厚に
被着させる（第２図（０）　’）　０次に、上記レジス
ト（至）を継続的に除去し、上記グミ−層（至）とレジ
スト（至）とが同一主面、すなわち、上記ダミー層（至
）の−主面が露出する状態となす（第２図（ｄ）　）　
ｏこのとき、上記レジスト（ト）の除去は、軽い現像処
理、あるいは反応性リアクティブエツチング（以下、Ｒ
工Ｅと称す）によるエツチング処理によって行われる。

次に、リングラフィ工程によるバターニングを行い、上
記ダミー層（至）の側壁に上記レジストＱ！１９の一部
が所定幅で残存するように上記レジスト（ト）を選択的
に除去する。これによって上記ダミー層（至）の側壁に
設けられたマスク層Ｑ４が得られる（第２図（ｅ）　）
　。

次に、全面に所定強度による光照射、例えば中心波長が
３００ｎｍの遠紫外光ｕＱによる光照射を所定時間行い
、上記マスク層Ｑ４）の表面から所定厚さにわたる頭載
を硬化させる。この光照射によって上記マスク層ａ＜に
均一な状態で、しかも所望の厚さにわたる硬化層（１４
ａ）が形成される。この硬化層（Ｘ４ａ　）の下は非硬
化層（１４ｂ）となっている（第２図（ｆ））。なお、
上記硬化層（１４ａ）を形成させる照射光は、適当な条
件に設定された紫外光を用いても良い。

次に、上記マスク層α→に対してはエツチングが進みに
くく、上記ダミー層（至）にはエツチングが進み易い反
応イオンを選び、ＲＩＥ法等による異方性のエツチング
を行い、上記ダミー層（至）を選択的に除去させる。こ
れによシ、上記ダミー層（至）の跡には、上記マスクＭ
　（１４）に取り囲まれた、寸法精度が良く、シかも矩
形状の所望形状となる開口αηが形成される（第２図（
ｇ））。

次に、過酸化水素混合液等によるウェットエツチングを
行い、上記開口αηによる上記動作層（２）の露出部分
を選択的に除去する。そして、所定のドレイン′シ流特
性を示す上記動作層（２）厚となる深さまでエツチング
除去すると、断面逆メサ状の掘シ込み（ロ）が形成され
る（第２図（→）０この掘り込み（ロ）は、上記マスク
層α４の開口α９寸法に対してほぼ同じとなる、アンダ
ーカット量の小さい状態のものが得られる。

次に、上記基板−１０を酢酸イソアミル等の有機酸液に
所定時間浸漬し、上記マスク層０４の非硬化・層（１４
１））を選択的に溶解除去させる。これによって上記マ
スク層ａ４の残存部分である硬化層（１４ａ）によるひ
さしくト）が得られる（第２図（１））。

このように、この形成方法によれば、高精度に加工され
たダミー層（至）の側壁にマスク層０→を設け、このマ
スク１１１α◆に光照射だよって均一で、かつ所望厚さ
の硬化層（１４ａ　）を形成させることができる。

また、上記ダミー層α埠が除去された跡の開口（１７１
は所望形状になすことができるため、上記動作層（２）
に掘Ｑ込み（１１）を形成させる際に高精度のものが得
られる上に、上記マスク層α◆の非硬化＠　（１４１）
）が　　、除去されて形成されるひさしく財）パターン
は加工精度の良いものが得られる。

さらに、上記ひさしく至）パターンを用いることによっ
て、第３図に示す如く加工精度の良いゲート電極（２）
を形成することができる。

すなわち、まず、第３図（ａ）に示す如く全面にチタン
・モリブデン・金（Ｔｉ・ＭＯ・Ａｕ）、アルミニウム
（ＡＩ）等のショットキー電極材料からなるゲート金属
膜α０をＣｖＤ法等圧より上記ひさしく至）より低くな
る所定厚さに被着形成させる。

次いで、リフトオフ法等によって上記硬化層（１４ａ）
とその上のゲート金属膜Ｑｌとを除去させる。

これによシ、第３図（１））に示す如く上記掘シ込み（
１１）上に上記ゲート金属膜ｉｌｌの一部が残存するこ
とになり、これがゲート電極（財）となるものであって
、寸法精度の良い、しかも所望の断面形状のものに形成
される。

このように１前の工程で高ｆｉ＃度に形成された硬化Ｆ
５　（１４ａ）によるひさしく至）パターンを利用して
高精度のゲート電極（６）が形成されるため、優れた特
性を得ることができるものとなって高性能化が図られる
ものである。

なお、上記一実施例の説明において、ひさしく至）パタ
ーンを利用して形成されるゲート４極亜は、動作層１２
）Ｋ掘り込みαｐが形成されてその上に設けられるリセ
スゲート構造の場合を示したが、第４図に示す如く掘シ
込み（ロ）を有しない構欲のものであっても良く、この
場合、ダミー層（至）、マスク層ｄ→およびゲート金属
膜αＣ等の被着厚さを適当に設定すれば、第２図の掘シ
込み（１υの形成工程を除く他の該当工程を用いて形成
されるものである。

また、ひさしく至）パターンによってショットキー障壁
接触のゲート電極（６）が形成される場合を示したが、
これに限定されるものでなく、オーム性接触の他の電極
、あるいは金属配線等の場合にも適用されるものでアシ
、上記と同様の効果を奏する。

〔発明の効果〕

以上のように１この発明によればダミー層の側壁にマス
ク層を形成し、その表面領域を光照射によって硬化層と
なし、上記ダミー層と上記マスク層における非硬化層と
を除去することによって上記硬化層によるパターンが形
成されるため、高精度のパターンが得られ、優れた特性
となすことができて高性能化が図られる効果を有する。

【図面の簡単な説明】

第１図はこの発明の一実施例による半導体装置のＦＥＴ
Ｉの、構＠を示す断面図、第２図（−）〜（１）はこの
発明の一実施例によるひさしパターンの形成工程を示す
図、第３図（ａ）　、　（ｂ）はｍ２図に示すものによ
るゲート電極の形成工程を示す図、第４図はこの発明の
一実施例により形成される他の構造のゲート電極を示す
断面図、第５図は従来の方法による半導体装置のＦＥＴ
部の構造を示す断面図、第６図は笛５図に示すもののゲ
ート電極の主要形成工程を示す図である。 図において、（１）は水根、（２）はゲート電極、（２
）はダミー層、α→はマスク層、（１４ａ）は硬化層、
（１４１））は非硬化層、０９はレジスト、αＱは遠紫
外光、０樽はひさしである。 なお、図中、同一符号は同一、又は相当部分を示す０

Claims (1)

【特許請求の範囲】
1. 　半導体基板上に設けられたダミー層を被覆して形成さ
   れるレジストにパターニングを行い、上記レジストの一
   部を残存せしめて、上記ダミー層の側壁にマスク層を形
   成させる第１工程と、光照射を行って上記マスク層の表
   面から所定厚さにわたる領域を硬化層となさしめる第２
   工程と、上記ダミー層を除去し、しかる後に上記マスク
   層の非硬化層を選択的に除去して上記硬化層によるひさ
   しを得る第３工程とを備えたひさしパターンの形成方法
   。