JPH01121967A - Ｐｒｏｍ内蔵マイクロプロセッサ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はＰＲＯＭ内蔵マイクロプロセッサに関する。よ
り詳細には、特にそのＰＲＯＭ書込み動作とマイクロプ
ロセッサ動作の切り換え機能に関して新規な構成を備え
た上記マイクロプロセッサに関する。

従来の技術 一般に、ＰＲＯＭ内蔵マイクロプロセッサは、マイクロ
プロセッサとして動作する状態と、ＰＲＯＭへの書込み
動作を行う状態とを指定するための所定の端子を備えて
いる。

第３図は、従来の一般的なＰＲＯＭ内蔵マイクロプロセ
ッサの構成を概略的に示すブロック図である。

マイクロプロセッサ１°　は、情報処理装置（以下ＣＰ
Ｕと記す）２と、このＣＰＵ２によって制御されるｒ１
０ポート３、ＣＰＵが処理するプログラム等を格納する
ＰＲＯＭ４、ＰＲＯＭへデータを書き込む為の書込み回
路５等を搭載している。

これらの内部要素は、前段との結合に対してバッファ６
−１．６−２．６−３．６−４をそれぞれ備えており、
ゲート人力により人力と出力と断続する。また、書込み
回路５は、制御線７−１．７−２．７−３を備えており
、これを介して外部装置から制御することによってＰＲ
ＯＭ４へのデータ書き込む動作を実施することができる
。

また、マイクロプロセッサ１°　の人出力線８は、バッ
ファ状態によりＰＲＯＭ４あるいはＩ１０ボート３に選
択的に接続される。バッファ６−２並びに６−３によっ
て構成されるバッファゲートによって制御される内部バ
ス９は、ＰＲＯＭの格納するデータを読み出したり書き
込んだりするために使用される。一方、マイクロプロセ
ッサの内部バス１０は、ＣＰＵ２、ＰＲＯＭ４、Ｉ１０
ボート３等が接続される。

バッファ６−１．６−２とバッファ６−３．６−４の間
に設けられたインバータ１１は、これらのバッファゲー
トを排他的に制御するように、論理を反転している。尚
、電源端子１６は、マイクロプロセッサに印加する電源
電位並びに印加端子（以下、両者をＶ。０と記す）であ
り、リセット端子（以下ＲＥＳＥＴと記す）は、ＣＰＵ
を初期化するときに使用する端子であり、これらはいず
れも如何なるマイクロプロセッサにも装備されているも
のである。

また、インバータ２３は、ＲＥＳＥＴ端子への入力波形
の整形に用いられるシュミット入力のインバータである
。

また、このマイクロプロセッサは、制御端子２０を備え
ており、この制御端子２０を介して、マイクロプロセッ
サとして動作するか、あるいはＰＲＯＭ書込み動作を実
行するのかを指定する（以下、ＭＯＤＥと記す）ことが
できる。即ち、この端子をアクティブにすると、バッフ
ァ６−３．６−４によって構成されるバッファゲートが
アクティブとなりマイクロプロセッサとして動作する。

一方、ＭＯＤＥをノンアクティブとすると、バッファ６
−１．６−２によって構成されるバッファゲートがアク
ティブとなり、ＰＲＯＭの書込みを行うことができる。

尚、上述のような構成の他に、特定の端子が高電圧にな
ったことを検出して、マイクロプロセッサの動作を、通
常の動作とＰＲＯＭ書込み動作とを切り換えるように構
成したものもある。

発明が解決しようとする問題点 上述のような従来のＰＲＯＭ内蔵マイクロプロセッサに
おける、マイクロプロセッサ動作とＰＲ○Ｍ書込み動作
との切り換えは、専用の端子を設けるか高電圧を印加す
ることによって行われているので、端子数が増加してパ
ッケージが大きくなる、あるいはＰＲＯＭへデータを書
き込む際に特別な高電圧電源を必要とするという欠点が
ある。

そこで、本発明の目的は、上記従来技術の問題点を解決
し、端子数を増加することなくマイクロプロセッサの動
作切り換えが可能な新規なＰＲＯＭ内蔵マイクロプロセ
ッサを提供することにある。

問題点を解決するための手段 即ち、本発明に従って、ＰＲＯＭを内蔵し、該ＰＲＯＭ
の書込み回路を外部へ接続する回路と、該回路を制御す
る機能を備えるマイクロプロセッサにおいて、所定の端
子が開放状態の場合に該制御端子を中間電位に保つ回路
と、該端子の電位が中間電位であることを検知するとア
クティブとなる信号線を有する電圧識別回路とを備え、
該信号線によりマイクロプロセッサの動作状態を切り換
える機能を有することを特徴とするＰＲＯＭ内蔵マイク
ロプロセッサが提供される。

作用 本発明のＰＲＯＭ内蔵マイクロプロセッサは、所定の制
御端子が開放状態でその電位を中間電位に設定する回路
と、特定端子が中間電位であることを検出する回路とを
有していることをその主要な特徴としている。

即ち、前述した従来のＰＲＯＭ内蔵マイクロプロセッサ
に対し、本発明によるＰＲＯＭ内蔵マイクロプロセッサ
は特定端子が開放された状態でその端子が中間電位に設
定する回路と、中間電位を検出する回路を設けることに
よって特定端子を開放状態にすることによってマイクロ
プロセッサ動作と、ＰＲＯＭ書込み動作を切り換えると
いう独創的内容を有している。

実施例 以下に、図面を参照して本発明をより具体的に詳述する
が、以下に開示するものは本発明の一実施例に過ぎず、
本発明の技術的範囲を何ら制限するものではない。

実施例１ 第１図は、本発明に従って構成されたＰＲＯＭ内蔵マイ
クロプロセッサの構成を模式的に示すブロック図である
。尚、第３図に示した従来のマイクロプロセッサと同じ
構成要素には同じ参照番号を付与した。

このＰＲＯＭ内蔵マイクロプロセッサの要部は、基本的
には従来のマイクロプロセッサと同じ構成並びに機能を
有しており、ＣＰＵ２と共にＰＲＯＭ３及びその書込み
回路５とＩ１０ポートとを備えており、バッファ６−１
〜４によって構成されるバッファゲートの動作によって
マイクロプロセッサとしての動作とＰＲＯＭへの書込み
動作とを切り換えて使用することができるように構成さ
れている。

さて、第３図において説明した従来の装置では、マイク
ロプロセッサの動作を切り換えるためのバッファゲート
は、所定の制御端子を介して制御されていたが、本発明
に係るマイクロプロセッサでは、これに代わってリセッ
ト端子の中間電位を検出してマイクロプロセッサの動作
を切り換える制御回路を備えている。

ＲＥＳＥＴ端子に接続されたＮ　Ａ　Ｎ　Ｄ１２並びに
デイレイ１３は、デイレイ１３の遅延時間に満たないパ
ルスを無効にし、且つ有効なパルスに対応して論理を反
転するために構成されている。また、比較器１４は、抵
抗１５−１．１５−２によってＶＣＣを分圧して生成し
た基準電圧と、リセット端子電位１４−２とを比較して
その一致によって１４−３をアクティブとする。

今仮に、抵抗１５−１と１５−２とが同じ抵抗値である
とすると、線１４−１の電位はＶ。ｃ／２となる。

一方で、ＲＥＳＥＴ端子の電位がＶｃｃ／２となると、
比較器１４−３の出力がアクティブとなる。比較器１４
−３の出力によって、ナンド１２並びにデイレイ１３に
よって形成される回路の論理出力が反転し、バッファ６
−１並びに６−２がアクティブとなる。即ち、ＲＥＳＥ
Ｔ端子がＶ。ｏ／２のとき、このマイクロプロセッサは
ＰＲＯＭへの書込み動作を実行できるように設定される
。

この回路では、リセット端子が開放状態の場合は、抵抗
２５−１並びに２５−２によって、ＲＥＳＥＴの電位は
中間電位に設定されているので、リセット端子が開放さ
れている場合に、ＰＲＯＭへの書込み動作状態が設定さ
れることになる。

一方、ＲＥＳＥＴがＶ。。／２の場合以外の状態では比
較器出力１４−３がノンアクティブとなり、バッファ６
−３．６−４がアクティブとなる。即ち、この場合は、
マイクロプロセッサは、プロセッサとしての通常の動作
を実行する。

尚、プロセッサとしての通常の動作状態で、リセットを
かけるためにＲＥＳＥＴをアクティブとした場合、中間
電位としてＶ。ｏ／２が表われるが、この場合は比較器
出力１４−３がアクティブとなる時間が短いのでＮ　Ａ
　Ｎ　Ｄ１２による理論の反転は出力されない。換言す
れば、遅延回路１３の遅延定数は、リセット信号による
比較器出力を有効に排除できるように設定すべきである
。

実施例２ 第２図は、本発明の実施例の他の態様の構成を示すブロ
ック図である。尚、第２図中で、第１図に示した構成要
素と同じものには同じ参照番号を付与した。

本実施例のマイクロプロセッサにおいても、その動作状
態の制御は、ＲＥＳＥＴ端子１７を使用する。即ち、こ
のり“セット端子が開放されている状態またはＶ。。／
２の中間電位が加えられた場合には、このマイクロプロ
セッサはＰＲＯＭ書込み動作となる。

このマイクロプロセッサのＲＥＳＥＴ端子１７には、Ｖ
ＣＣ並びに接地端子がそれぞれ抵抗２５−１．２５−２
を介して接続されており、ＲＥＳＥＴ１７が開放状態と
なったときにその電位が中間状態に保たれるように構成
されている。

また、抵抗２６−１並びに２６−３とトランジスタ２６
−２とは増幅回路を構成し、ＲＥＳＥＴの電位を増幅し
てＶｃｃ／２の電位をＶＣＣへ引き上げるように構成さ
れている。但し、この増幅器の出力は人力と論理が反転
するので、インバータ２４によって論理を元に戻してい
る。

また、シュミット入力インバータ２３はＲＥＳＥＴ１７
の入力を波形整形するものであり、入力が接地電位から
電源電位へ変化する際に、上記のしきい値（例えばＶ。

０の２／３の電位）を超えるまでは出力が変化しない特
性を持っている。

本実施例における動作は以下のようなものである。まず
、マイクロプロセッサ１の動作をＰＲＯＭ状態へ変更す
るためにＲＥＳＥＴ１７が接地電位からＶ。ｃ／２とな
ると、シュミット入力インバータ２３は所定のしきい値
を超えず、その出力はアクティブ（インパークの為論理
が反転している）となり、一方、抵抗２６−１．２６−
３並びにトランジスタ２６−２によって構成された増幅
器によってＶ。０／２の電位が増幅され、インパーク２
４の出力もアクティブとなる。これらシュミット入力イ
ンバータ２３とインバータ２４の出力は、共にＡＮＤゲ
ート２２へ人力され、従ってその出力がアクティブとな
るので、バッファゲートによってＰＲＯＭ書込み動作が
選択される。

一方、マイクロプロセッサとしての動作中にリセットが
かけられ、ＲＥＳＥＴ端子１７が接地電位からＶ。。へ
変化した場合、シュミット入力インバータ２３の入力は
上記しきい値を超えるのでノンアクティブとなり、アン
ドゲート２２の出力もノンアクティブとなるのでＣＰＵ
動作モードは変化しない。

発明の詳細 な説明したように、本発明に従って構成されたＰＲＯＭ
内蔵マイクロプロセッサは、所定の端子を開放するとそ
の端子が中間電位となり、更にこれを検出回路によって
マイクロプロセッサの動作がＰＲＯＭ書込み状態に設定
される。

即ち、このマイクロプロセッサでは、前述の所定の端子
を開放状態にするだけでＣＰＵ動作とＰＲＯＭ書込み動
作を切り換えることができる。従って、動作状態の切り
換えを制御するために端子を負荷する必要がなく、パッ
ケージの選択が拡大される。

【図面の簡単な説明】

第１図は、本発明に従って構成されたＰＲＯＭ内蔵マイ
クロプロセッサの構成例を示すブロック、図であり、 第２図は、本発明に従って構成されたＰＲＯＭ内蔵マイ
クロプロセッサの他の構成例を示すブロック図であり、 第３図は、従来のＰＲＯＭ内蔵マイクロプロセッサの構
成を示すブロック図である。 〔主な参照番号〕 １．１°　・・ＰＲＯＭ内蔵マイクロプロセッサ、２・
・・情報処理装置（ＣＰ　Ｕ）、 ３　・　・　・　Ｉ１０ポート、 ４・・・ＰＲＯＭ。 ５・・・　（ＰＲＯＭ）書込み回路、 ６−１．６−２．６−３．６−４・・・バッファゲート
、 ７−１．７−２．７−３・　・　・ ＰＲＯＭ書込み制御線、 ８・・・マイクロプロセッサ人出力線、９・・・６−３
で制御された内部バス、１０・・・マイクロプロセッサ
の内部バス、１１・・・インバータ、 １２・　・　・ＮＡＮＤゲート、 １３・・・遅延回路、 １４・・・電圧比較回路、 １５−Ｌｉ２−２・・・分圧用抵抗、 １６・・・電源端子（Ｖ　ｃ　ｃ　）、１７・・・リセ
ット端子（ＲＥＳＥＴ）、２０・・・マイクロプロセッ
サ動作モード端子（ＭＯＤＥ）、 ２１・・・インパーク、 ２２・・・アンドゲート、 ２３・・・シュミット人力インバータ、２４・・・イン
バータ、

Claims (1)

1. 【特許請求の範囲】 ＰＲＯＭを内蔵し、該ＰＲＯＭの書込み回路を外部へ接
   続する回路と、該回路を制御する機能を備えるマイクロ
   プロセッサにおいて、 所定の端子が開放状態の場合に該制御端子を中間電位に
   保つ回路と、該端子の電位が中間電位であることを検知
   するとアクティブとなる信号線を有する電圧識別回路と
   を備え、該信号線によりマイクロプロセッサの動作状態
   を切り換える機能を有することを特徴とするＰＲＯＭ内
   蔵マイクロプロセッサ。