JPH04311228A - 端子機能設定回路 - Google Patents

端子機能設定回路

Info

Publication number
JPH04311228A
JPH04311228A JP3103812A JP10381291A JPH04311228A JP H04311228 A JPH04311228 A JP H04311228A JP 3103812 A JP3103812 A JP 3103812A JP 10381291 A JP10381291 A JP 10381291A JP H04311228 A JPH04311228 A JP H04311228A
Authority
JP
Japan
Prior art keywords
input
data
output
terminal
path
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3103812A
Other languages
English (en)
Other versions
JP2978278B2 (ja
Inventor
Hiroshi Okada
浩 岡田
Katsunobu Hongo
本郷　勝信
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP3103812A priority Critical patent/JP2978278B2/ja
Publication of JPH04311228A publication Critical patent/JPH04311228A/ja
Application granted granted Critical
Publication of JP2978278B2 publication Critical patent/JP2978278B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、端子機能設定回路、特
にマイクロコンピュ−タ（以下、マイコンと記述する。 ）が暴走した際又はプログラムミスにより、マイコン自
身の出力によりホールドすることを防止するものに関す
るものである。
【０００２】
【従来の技術】図３は、従来のマイコンの入出力ポート
用と、ホールドリクエスト入力又はレディ入力等の停止
制御入力用とを共有させた端子機能設定回路のブロック
図の１例である。図において１はマイコン内部のデータ
バス（以下、内部データバスと記述する。）でＣＰＵに
接続される。２は出力データをラッチする出力データラ
ッチ、３はポートの入出力方向を制御する方向レジスタ
、４は方向レジスタ３からの出力バッファアクティブ信
号がアサートされている間アクティブとなるゲートとし
ての出力バッファ、５は入出力端子、６はデータ線６ａ
に介挿されたバッファ６ｂから成り、入力データを内部
データバス１へ伝達するデータ入力経路、７はデータ線
７ａに介挿されたバッファ７ｂから成り方向レジスタ３
の値をＣＰＵへ伝達する読みだし手段、８はホールドリ
クエスト入力があった際マイコンにホールドをかけるホ
ールド制御手段、９はホールドリクエスト入力又はレデ
ィ入力の機能を選択している場合（以下、停止モードと
記述する。）においてのみ開いてホールドがかかるよう
にするＡＮＤゲートである。２０はＣＰＵ内のデータを
端子５へ出力するデータ出力経路であり、データ線２０
ａに介挿された出力データラッチ２と出力バッファ４と
より成る。バッファ４又はバッファ６ｂをオン，オフす
ることにより活性，不活性化される。
【０００３】次に動作について説明する。通常の入出力
ポートとして端子５を使用する場合（以下、通常モード
と記述する。）、まず方向レジスタ３に値を書き込むこ
とにより入出力方向を決める。この図の場合“Ｈ”で出
力、“Ｌ”で入力となる。出力の場合、出力データは内
部データバス１を通って出力データラッチ２に送られ出
力バッファ４を経て入出力端子５に出力される。
【０００４】入力の場合、入出力端子５に入力された入
力データはデータ入力経路６を通って内部データバス１
へ送られる。
【０００５】停止モードを選択している場合は、ポート
は入力に固定される。ここでホールドリクエスト入力が
あった場合、ＡＮＤゲート９でホールドリクエスト入力
と停止モード選択信号Ｂは“Ｈ”アクティブの論理積が
取られホールド制御手段８に入力されマイコンにホール
ドがかけられる。つまり、停止モードによりゲート９が
開かれて端子５に入力されるホールドリクエスト入力等
の停止制御入力に基づきホールド制御手段８を介してＣ
ＰＵが停止される。
【０００６】
【発明が解決しようとする課題】従来のマイコンでは停
止モードを選択時にＣＰＵの暴走、プログラムミス等で
方向レジスタの値が書き変わってしまった場合、マイコ
ン自身の出力データによりホールドがかかってしまうと
いう問題があった。
【０００７】本発明は上記のような欠点を解消するため
になされたもので停止モード選択時は方向レジスタから
の出力バッファアクティブ信号のアサートを禁止するマ
イコンを得ること目的とする。
【０００８】
【課題を解決するための手段】本発明は、データ出力経
路２０及びデータ入力経路６を活性，不活性化して端子
５を入出力ポートとして使用する通常モード以外（主に
停止モード時）の時にゲート（出力バッファ４）を閉じ
て上記ゲート（出力バッファ４）の方向レジスタ３によ
るアサートを禁止するアサート禁止手段１０を備えたも
のである。
【０００９】
【作用】本発明においては、通常モードの時には、方向
レジスタ３の出力がデータ出力経路２０のゲート（出力
バッファ４）に対してアサートされ、データ出力経路２
０及びデータ入力経路６が活性，不活性化されて端子（
入出力端子５）が入出力ポートとして使用されるが、通
常モード以外、主に停止モードの時にはアサート禁止手
段１０が閉じて、方向レジスタ３の出力の上記ゲート（
出力バッファ４）へのアサートが禁止される。
【００１０】
【実施例】以下、本発明の実施例を図に従って説明する
。図１は本発明に関する一実施例を示したブロック図で
ある。図において図３と同一部分又は相当部分には同一
符号を付する。１０は通常モード選択信号Ａで開かれ、
選択信号Ａが供給されないと閉じられ、すなわち通常モ
ードでない時に出力バッファアクティブ信号の出力バッ
ファ４へのアサートを禁止する手段（以下、出力バッフ
ァアクティブ信号アサート禁止手段と記述する。）であ
る。また図２に出力バッファアクティブ信号アサート禁
止手段の構成例を示す。次に動作について説明する。本
実施例においては１〜９は従来のマイコンと同じ動作を
する。方向レジスタ３からの出力バッファアクティブ信
号と通常モード選択信号Ａとの“Ｈ”アクティブの論理
積を取る出力バッファアクティブ信号アサート禁止手段
１０を設けたことにより、通常モード選択時のみ出力バ
ッファ４をアクティブにすることができる。停止モード
の時（通常モード以外の時）は、通常モード選択信号Ａ
は“Ｌ”で、アサート禁止手段１０が閉であり、出力バ
ッファ４が動作することはなく、従ってＣＰＵ暴走時に
ホールドがかかってしまうおそれがなくなる。
【００１１】
【発明の効果】以上のように本発明によれば、通常モー
ド以外の時にはデータ出力経路におけるゲートへのアサ
ートを禁止するアサート禁止手段を設けたので、停止モ
ードを選択時にＣＰＵの暴走、プログラムミス等で方向
レジスタの値が書き変わってしまっても、マイコン自身
の出力データによりホールドがかかってしまうことを防
止できるという効果がある。
【図面の簡単な説明】
【図１】本発明の一実施例による端子機能設定回路のブ
ロック図である。
【図２】本発明の一実施例によるアサート禁止手段のブ
ロック図である。
【図３】従来例による端子機能設定回路のブロック図で
ある。
【符号の説明】
１　　内部データバス ３　　方向レジスタ ４　　出力バッファ ５　　入出力端子 ６　　データ入力経路 ８　　ホールド制御手段 ９　　ＡＮＤゲート １０　　出力バッファアクティブ信号アサート禁止手段
２０　　データ出力経路

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】　　ＣＰＵに接続された内部データバスと
    １つの端子との間に介挿されて、上記内部データバスの
    出力データを上記端子に出力するデータ出力経路及び上
    記端子からの入力データを上記内部データバスに入力す
    るデータ入力経路と、上記データ出力経路及びデータ入
    力経路を活性又は不活性化して上記端子を入出力ポート
    に設定するためのデータを有する方向レジスタと、外部
    からの停止モード選択信号に基づき開閉されて上記端子
    からのホールドリクエスト入力又はレディ入力等の停止
    制御入力を取込むゲートとを備えた端子機能設定回路に
    おいて、上記端子を入出力ポートとして使用する通常モ
    ード以外の時に閉じて上記方向レジスタから、データ出
    力経路を活性化するゲートへのアサートを禁止するアサ
    ート禁止手段を備えたことを特徴とする端子機能設定回
    路。
JP3103812A 1991-04-09 1991-04-09 端子機能設定回路 Expired - Lifetime JP2978278B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3103812A JP2978278B2 (ja) 1991-04-09 1991-04-09 端子機能設定回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3103812A JP2978278B2 (ja) 1991-04-09 1991-04-09 端子機能設定回路

Publications (2)

Publication Number Publication Date
JPH04311228A true JPH04311228A (ja) 1992-11-04
JP2978278B2 JP2978278B2 (ja) 1999-11-15

Family

ID=14363818

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3103812A Expired - Lifetime JP2978278B2 (ja) 1991-04-09 1991-04-09 端子機能設定回路

Country Status (1)

Country Link
JP (1) JP2978278B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009104653A (ja) * 2003-07-31 2009-05-14 Fujitsu Microelectronics Ltd 動作モード制御回路、及びマイクロコンピュータ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009104653A (ja) * 2003-07-31 2009-05-14 Fujitsu Microelectronics Ltd 動作モード制御回路、及びマイクロコンピュータ

Also Published As

Publication number Publication date
JP2978278B2 (ja) 1999-11-15

Similar Documents

Publication Publication Date Title
JPH07200413A (ja) マイクロコンピュータ
JPS594799B2 (ja) メモリ装置
JP3025842B2 (ja) マイクロプロセッサを備える電子システムのメモリ領域を保護するための装置
JP2978278B2 (ja) 端子機能設定回路
KR920003271B1 (ko) 마이컴의 제어에 의한 메모리 라이트 방지회로
KR930011347B1 (ko) 이동체 단말기의 전원 온/오프에 의한 불휘발성 메모리 오동작 보호회로
JPS6022774B2 (ja) 入出力端子制御方式
JP2847741B2 (ja) マイクロコンピュータ
KR0171173B1 (ko) 원칩 마이크로 컴퓨터
JP3039479B2 (ja) 拡張ｂｉｏｓ保護システム
JP2847367B2 (ja) Ｅ▲上２▼ｐｒｏｍ装置
JPS62184554A (ja) メモリ保護回路
JPH0334196A (ja) 不揮発性メモリ回路
JPS62286143A (ja) 半導体記憶装置
JPH01121967A (ja) Ｐｒｏｍ内蔵マイクロプロセッサ
JPH03283093A (ja) Ｅ↑２ｐｒ０ｍへの書込み回路
JP2944080B2 (ja) メモリ内容保護回路
JPH04311244A (ja) マイクロコンピュータ
JPH0259495B2 (ja)
JPS62247447A (ja) マイクロコンピユ−タ
JPH02214945A (ja) 試験可能化信号を発生する試験モード可能化回路
JPH10143462A (ja) マイクロコンピュータ
JPH0634243B2 (ja) マイクロコンピユ−タ
JPH03282655A (ja) 初期設定回路
JPH05143441A (ja) シングルチツプ・マイクロコンピユータ

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070910

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080910

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080910

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090910

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090910

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100910

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110910

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110910

Year of fee payment: 12

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110910

Year of fee payment: 12

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110910

Year of fee payment: 12