JPH01123471A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH01123471A JPH01123471A JP62281339A JP28133987A JPH01123471A JP H01123471 A JPH01123471 A JP H01123471A JP 62281339 A JP62281339 A JP 62281339A JP 28133987 A JP28133987 A JP 28133987A JP H01123471 A JPH01123471 A JP H01123471A
- Authority
- JP
- Japan
- Prior art keywords
- film
- conductivity type
- mask
- type
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は半導体装置の製造方法に関し、特にバイポーラ
型トランジスタとＭＯＳ型トランジスタとが同一基板上
に形成されたＢｉＭＯＳ型半導体装置におけるバイポー
ラ型トランジヌタ部のｊｌコレクタ拡散技術に関する。
型トランジスタとＭＯＳ型トランジスタとが同一基板上
に形成されたＢｉＭＯＳ型半導体装置におけるバイポー
ラ型トランジヌタ部のｊｌコレクタ拡散技術に関する。
〈従来技術〉
従来、バイポーラ型半導体集積回路装置のｎ型不純物と
してアンチモン（Ｓｂ）元素或いはｎ型不純物拡散源と
してＳｂＧが用いられている。ところがバイポーラ型Ｍ
ＯＳ）ランジスタｅＭｏ Ｓ型トランジスタと同一基板
上に従来のＭＯＳ型トランジスタの製造装置を用いて製
造する場合、従来のＭＯ８型トランジスタの製造プロセ
スにＳｂＧ或いはｓｂはほとんど使用されないため、Ｍ
Ｏ８型トランジスタ製造装置のＡｓ等のＮ型不純物ドラ
イブ炉でＳｂＧ層からのｓｂの拡散を行なう等装置を兼
用して、使用装置の増加を防いでいる。
してアンチモン（Ｓｂ）元素或いはｎ型不純物拡散源と
してＳｂＧが用いられている。ところがバイポーラ型Ｍ
ＯＳ）ランジスタｅＭｏ Ｓ型トランジスタと同一基板
上に従来のＭＯＳ型トランジスタの製造装置を用いて製
造する場合、従来のＭＯ８型トランジスタの製造プロセ
スにＳｂＧ或いはｓｂはほとんど使用されないため、Ｍ
Ｏ８型トランジスタ製造装置のＡｓ等のＮ型不純物ドラ
イブ炉でＳｂＧ層からのｓｂの拡散を行なう等装置を兼
用して、使用装置の増加を防いでいる。
ところが従来のＭＯＳ型トランジスタ製造装置のＮ型不
純物ドライブ炉をＳｂＧドライブ炉に兼用すると、ｓｂ
の外方拡散−よシ、前記Ｎ型不純物ドライブ炉が汚染さ
れ、ＭＯ８型トランジスタに悪影響を及ぼす。そこで、
ｓｂに変わりｎ −ｃ ｈＭＯ８型Ｏ８ンジスタのソー
ス・ドレイン拡散不純物であるＡｓ・’ｉイオン注入し
て、Ｎ型埋込拡散層を形成する事が検討されている。
純物ドライブ炉をＳｂＧドライブ炉に兼用すると、ｓｂ
の外方拡散−よシ、前記Ｎ型不純物ドライブ炉が汚染さ
れ、ＭＯ８型トランジスタに悪影響を及ぼす。そこで、
ｓｂに変わりｎ −ｃ ｈＭＯ８型Ｏ８ンジスタのソー
ス・ドレイン拡散不純物であるＡｓ・’ｉイオン注入し
て、Ｎ型埋込拡散層を形成する事が検討されている。
ここで、ソース・ドレイン拡散領域形成技術を転用し、
Ａｓイオン注入のマスクとして比較的厚い酸化膜を使用
する場合、Ｎ型埋込コレクタを形成するのに要する不純
物濃度が比較的濃く、ドライブ条件がかなりきついため
、酸化膜表面に注入されたＡｓ原子が後のドライブ工程
中酸化膜をつきぬけて半導体基板に到達し、基板表面を
反転させるという問題がある。また、イオン注入のマス
クとしてホトレジストを使用する湯釜、露出した半導体
基板表面に直接イオン注入することになり、注入イオン
分布の不均一性や表面のダメージが生じる。
Ａｓイオン注入のマスクとして比較的厚い酸化膜を使用
する場合、Ｎ型埋込コレクタを形成するのに要する不純
物濃度が比較的濃く、ドライブ条件がかなりきついため
、酸化膜表面に注入されたＡｓ原子が後のドライブ工程
中酸化膜をつきぬけて半導体基板に到達し、基板表面を
反転させるという問題がある。また、イオン注入のマス
クとしてホトレジストを使用する湯釜、露出した半導体
基板表面に直接イオン注入することになり、注入イオン
分布の不均一性や表面のダメージが生じる。
このようにバイポーラ型トランジスタのＮ型埋込コレク
タを形成する際、Ｎ型不純物としてＡｓ原子を用い、Ｍ
ＯＳ型トランジスタ製造装置を使用して前記Ａｓ原子の
イオン注入、拡散を行なってモ、バイポーラ型トランジ
スタのＮ型埋込コレクタとして信頼を得るに充分なもの
は製造できないという問題がある。
タを形成する際、Ｎ型不純物としてＡｓ原子を用い、Ｍ
ＯＳ型トランジスタ製造装置を使用して前記Ａｓ原子の
イオン注入、拡散を行なってモ、バイポーラ型トランジ
スタのＮ型埋込コレクタとして信頼を得るに充分なもの
は製造できないという問題がある。
〈問題点を解決するための手段〉
本発明は上述する問題点を解決するためになされたもの
で、同一半導体基板にバイポーラ型トランジスタとＭＯ
Ｓ型トランジスタとが形成され念半導体装置の製造方法
において、 第１導電型半導体基板に第２導電型不純物埋込みコレク
タを形成する際、 前記第１導電型半導体基板に半導体熱酸化膜とシリコン
窒化膜とを順次形成する工程と、前記第１導電型半導体
基板の所望イオン注入領域を露出させたホトレジストパ
ターンを前記シリコン窒化膜五に形成し、前記第１導電
型半導体基板全面に第２導電型不純物イオンを注入する
工程と、 前記ホトレジストパターン及び前記所望イ、ｔン注入領
域上のシリコン窒化膜を順次除去する工程と、 前記第１導電型半導体基板を比較的低温と比較的高温の
二段階に分けて選択酸化し、同時に第２導電型不純物埋
込コレクタを形成する工程とを備えてなる半導体装置の
製造方法を提供するものである。
で、同一半導体基板にバイポーラ型トランジスタとＭＯ
Ｓ型トランジスタとが形成され念半導体装置の製造方法
において、 第１導電型半導体基板に第２導電型不純物埋込みコレク
タを形成する際、 前記第１導電型半導体基板に半導体熱酸化膜とシリコン
窒化膜とを順次形成する工程と、前記第１導電型半導体
基板の所望イオン注入領域を露出させたホトレジストパ
ターンを前記シリコン窒化膜五に形成し、前記第１導電
型半導体基板全面に第２導電型不純物イオンを注入する
工程と、 前記ホトレジストパターン及び前記所望イ、ｔン注入領
域上のシリコン窒化膜を順次除去する工程と、 前記第１導電型半導体基板を比較的低温と比較的高温の
二段階に分けて選択酸化し、同時に第２導電型不純物埋
込コレクタを形成する工程とを備えてなる半導体装置の
製造方法を提供するものである。
〈作用〉
上述の如く、バイポーラ型トランジスタのＮ型埋込拡散
領域形成技術としてＭＯＳ型トランジスタ製造に用いる
Ａｓ等のＮ型不純物を転用し、同時にＭＯＳ型トランジ
スタ製造装置を用いる際、Ａｓイオン注入をレジストマ
スク分用いて行ない、Ａｓイオンドライブ工程以前に前
記レジストマスクを剥離除去することにより、注入イオ
ンの濃度及びドライブ条件に係らず、基板が反転するこ
とはなくなる。また、Ａｓイオン注入時に基板上に窒化
膜と酸化膜との２層膜を通して行なうことによシ、イオ
ンは均一に注入され、基板表面のダメージを防ぐことが
可能となる。
領域形成技術としてＭＯＳ型トランジスタ製造に用いる
Ａｓ等のＮ型不純物を転用し、同時にＭＯＳ型トランジ
スタ製造装置を用いる際、Ａｓイオン注入をレジストマ
スク分用いて行ない、Ａｓイオンドライブ工程以前に前
記レジストマスクを剥離除去することにより、注入イオ
ンの濃度及びドライブ条件に係らず、基板が反転するこ
とはなくなる。また、Ａｓイオン注入時に基板上に窒化
膜と酸化膜との２層膜を通して行なうことによシ、イオ
ンは均一に注入され、基板表面のダメージを防ぐことが
可能となる。
〈実施例〉
以下、本発明の実施例を図面を用いて説明するが、本発
明はこれに限定されるものではない。
明はこれに限定されるものではない。
第１図（ａ）〜（ｉ）は本発明の一実施例を示す断面図
である。
である。
先ず第１図（ａ）の如（、Ｐ型シリコン基板１に１００
〜５００Ａの膜厚の熱酸化膜２を形成し、つづいて約１
００〜２００Ａ程度の薄いシリコン窒化膜３をＬＰＣＶ
Ｄ装置により均一性よく形成的９００℃でアニールする
。これで、Ｎ５Ｇ４／Ｓ ｉ Ｎ３／Ｓ ｉ ０２２
の三層膜がウェハ１全面に形成される。
〜５００Ａの膜厚の熱酸化膜２を形成し、つづいて約１
００〜２００Ａ程度の薄いシリコン窒化膜３をＬＰＣＶ
Ｄ装置により均一性よく形成的９００℃でアニールする
。これで、Ｎ５Ｇ４／Ｓ ｉ Ｎ３／Ｓ ｉ ０２２
の三層膜がウェハ１全面に形成される。
続いて第１図（ｃ）の如く、Ｎ埋込拡散層形成用パター
ンにて埋込拡散をしない領域にレジストパターン５を形
成した後、第１図（ｄ）の如くレジストターン５ｉマス
クとシ、バッファフッ酸等の通常の酸化膜エッチャント
を使用して下地ＳｉＮ層３との選択比を取りながら上記
ＮＳＣ膜４をエツチングしてパターニングする。その後
Ａｓ等のＮ型不純物原子をイオン注入すると、レジスト
パターン５がマスクとなってＰ型シリコン基板１の所望
埋込拡散領域にのみＮ型不純物が注入される。続いて第
１図（ｅ）の如く酸素プラズマや硫酸過水等を用いてイ
オン注入されたレジストパターン５を剥離する。その後
、熱リン酸等を用いてＮＳＣ膜４をマスクとし、下地Ｓ
ｉＯ□膜２との選択比を取りなからＳｉＮ膜３をエツチ
ングしてパターニングする。
ンにて埋込拡散をしない領域にレジストパターン５を形
成した後、第１図（ｄ）の如くレジストターン５ｉマス
クとシ、バッファフッ酸等の通常の酸化膜エッチャント
を使用して下地ＳｉＮ層３との選択比を取りながら上記
ＮＳＣ膜４をエツチングしてパターニングする。その後
Ａｓ等のＮ型不純物原子をイオン注入すると、レジスト
パターン５がマスクとなってＰ型シリコン基板１の所望
埋込拡散領域にのみＮ型不純物が注入される。続いて第
１図（ｅ）の如く酸素プラズマや硫酸過水等を用いてイ
オン注入されたレジストパターン５を剥離する。その後
、熱リン酸等を用いてＮＳＣ膜４をマスクとし、下地Ｓ
ｉＯ□膜２との選択比を取りなからＳｉＮ膜３をエツチ
ングしてパターニングする。
次に第１図（ｆ）の如く、酸化膜の粘性流動の起こり易
い水蒸気中でＰ型シリコン基板１を酸化する。
い水蒸気中でＰ型シリコン基板１を酸化する。
この時先にイオン注入されたＮ型不純物が酸化膜２中を
拡散して外方拡散によりシリコン基板１から抜は出ざな
いよう、比較的低温で酸化を行なって不純物拡散領域６
に３０００Ａ程度の酸化膜２ａを選択的に形成する。そ
の後、第１図（ｇ）の如く適当な接合深さｘｊを得る為
高温でドライブすると、不純物拡散領域６は約３００Ｏ
Ａの膜厚の酸化膜２ａで覆われているため、不純物の外
方拡散による表面濃度の低下や拡散炉の汚染を避ける事
が出来る。次に第１図（ｂ）の如く酸化膜２．２ａ、Ｎ
ＳＧ膜４はバッファフッ酸等を用い、ＳｉＮ膜３は熱リ
ン酸等を用いて上層から順次全面剥離除去する。
拡散して外方拡散によりシリコン基板１から抜は出ざな
いよう、比較的低温で酸化を行なって不純物拡散領域６
に３０００Ａ程度の酸化膜２ａを選択的に形成する。そ
の後、第１図（ｇ）の如く適当な接合深さｘｊを得る為
高温でドライブすると、不純物拡散領域６は約３００Ｏ
Ａの膜厚の酸化膜２ａで覆われているため、不純物の外
方拡散による表面濃度の低下や拡散炉の汚染を避ける事
が出来る。次に第１図（ｂ）の如く酸化膜２．２ａ、Ｎ
ＳＧ膜４はバッファフッ酸等を用い、ＳｉＮ膜３は熱リ
ン酸等を用いて上層から順次全面剥離除去する。
この時、不純物拡散領域６上に選択酸化膜２ａが形成さ
れていたため、該酸化膜２ａを除去するとシリコン基板
１表面には段差が形成される。この段差は後工程のアイ
ソレート或いはＮウェル用の拡散工程時にアライメント
マークとして用いることができる。
れていたため、該酸化膜２ａを除去するとシリコン基板
１表面には段差が形成される。この段差は後工程のアイ
ソレート或いはＮウェル用の拡散工程時にアライメント
マークとして用いることができる。
次に第１図（ｉ）の如〈従来公知の技術を用いてＰ型シ
リコン７をエピタキシャル成長させる。
リコン７をエピタキシャル成長させる。
第２図は上記本実施例を用いて実際にバイポーラ型トラ
ンジスタとＭＯＳ型トランジスタ’に同一基板上に形成
した例である。上記Ｐ型シリコン７ＯＮ型不純物拡紋領
域７上にＮウェル拡散を行ない、該Ｎウェル拡散領域８
にバイポーラトランジスタ９或いはＰ−ｃｈＭＯＳ）ラ
ンジスタ１０を形成し、Ｐ型シリコン７に材−ｃｈＭＯ
Ｓ）ランジスタ１１を従来公知の技術を用いて形成する
。
ンジスタとＭＯＳ型トランジスタ’に同一基板上に形成
した例である。上記Ｐ型シリコン７ＯＮ型不純物拡紋領
域７上にＮウェル拡散を行ない、該Ｎウェル拡散領域８
にバイポーラトランジスタ９或いはＰ−ｃｈＭＯＳ）ラ
ンジスタ１０を形成し、Ｐ型シリコン７に材−ｃｈＭＯ
Ｓ）ランジスタ１１を従来公知の技術を用いて形成する
。
上記本実施例においてＮ型不純物イオン注入時にＰ型シ
リコン基板１上に形成したＳｉＯ＋２゜及びＳｉＮ３の
膜厚をそれぞれ１００〜５００Ａ及び１００〜２００λ
と記載したが、本発明はこれに限定されるものではなく
、５ｉＯ２２とＳｉＮ３の膜厚の和が従来のＭＯＳ）ラ
ンジスタ製造エターニングして行なわルる選択酸化時に
ＳｉＮパターンが充分マスクとなり得る厚みであルばそ
れを適用してもよい。
リコン基板１上に形成したＳｉＯ＋２゜及びＳｉＮ３の
膜厚をそれぞれ１００〜５００Ａ及び１００〜２００λ
と記載したが、本発明はこれに限定されるものではなく
、５ｉＯ２２とＳｉＮ３の膜厚の和が従来のＭＯＳ）ラ
ンジスタ製造エターニングして行なわルる選択酸化時に
ＳｉＮパターンが充分マスクとなり得る厚みであルばそ
れを適用してもよい。
ぼた、上記の本実施例で窒化膜３をエツチング除去する
際のマスクとしてＮＳＣ膜４を使用したが、下地の酸化
膜２との選択比の大きいドライエツチング方法を使用し
た場合はレジストマスク５でエツチング出来る為ＮＳＣ
膜４は不要となる。
際のマスクとしてＮＳＣ膜４を使用したが、下地の酸化
膜２との選択比の大きいドライエツチング方法を使用し
た場合はレジストマスク５でエツチング出来る為ＮＳＣ
膜４は不要となる。
上述の如く、イオン注入後レジストマスクｅ［去する事
によ）、マスク中に注入された不純物原子が、後のドラ
イブ工程でマスク中を拡散し、基板表面１で達して表面
をＮ型層に反転したり、外方拡散によるオートド−１や
炉の汚染を避ける事が出来る。またＮ型不純物を薄い窒
化膜と酸化膜を通してイオン注入する事により、チャン
ネリングによる不純物分布のばらつきを除去できる。更
にイオン注入後の酸化膜形成及びドライブ時に低温条件
と高温条件■二段階にすることにより、外方拡散による
表面濃度の低下や炉の汚染を避ける事が出来る。
によ）、マスク中に注入された不純物原子が、後のドラ
イブ工程でマスク中を拡散し、基板表面１で達して表面
をＮ型層に反転したり、外方拡散によるオートド−１や
炉の汚染を避ける事が出来る。またＮ型不純物を薄い窒
化膜と酸化膜を通してイオン注入する事により、チャン
ネリングによる不純物分布のばらつきを除去できる。更
にイオン注入後の酸化膜形成及びドライブ時に低温条件
と高温条件■二段階にすることにより、外方拡散による
表面濃度の低下や炉の汚染を避ける事が出来る。
〈発明の効果〉
以上詳述したごとく、本発明によ几ば従来のＭＯＳ型ト
ランジスタの製造工程文び製造装置に線影響を及ぼす事
なく、従来のＭＯＳ型トランジスタ製造装置ヲ利用して
バイポーラ型トランジスタとＭＯＳ型トランジスタとを
同一基板に形成した半導体装置を製造出来る。
ランジスタの製造工程文び製造装置に線影響を及ぼす事
なく、従来のＭＯＳ型トランジスタ製造装置ヲ利用して
バイポーラ型トランジスタとＭＯＳ型トランジスタとを
同一基板に形成した半導体装置を製造出来る。
第１図（ａ）〜（ｉ）は本発明の一実施例を示す断面図
、第２図は本発明の一実施例の使用例を示す断面図であ
る。 １、 Ｐ型Ｓｉ基板 ２．２ａ熱酸化膜 ３．シリ
コン窒化１漠 ４．ＮＳＧ膜 ５．レジストパター
ン ６． Ｎ型不純物拡散領域 ７． Ｐ型Ｓｉエ
ピタキシャル層 代理人 弁理士 杉 山 毅 至（他１名）＠１図 ７ＰでソＪゴ／工げ１４騰１
、第２図は本発明の一実施例の使用例を示す断面図であ
る。 １、 Ｐ型Ｓｉ基板 ２．２ａ熱酸化膜 ３．シリ
コン窒化１漠 ４．ＮＳＧ膜 ５．レジストパター
ン ６． Ｎ型不純物拡散領域 ７． Ｐ型Ｓｉエ
ピタキシャル層 代理人 弁理士 杉 山 毅 至（他１名）＠１図 ７ＰでソＪゴ／工げ１４騰１
Claims (1)
- １．同一半導体基板にバイポーラ型トランジスタとＭＯ
Ｓ型トランジスタとが形成された半導体装置の製造方法
において、 第１導電型半導体基板に第２導電型不純物イオンを注入
し、該注入イオンの拡散を行なってバイポーラ型トラン
ジスタの第２導電型不純物埋込コレクタを形成する際、 前記第１導電型半導体基板上に半導体熱酸化膜とシリコ
ン窒化膜とを順次形成する工程と、前記第１導電型半導
体基板の所望イオン注入領域を露出させたホトレジスト
パターンを前記シリコン窒化膜上に形成し、前記第１導
電型半導体基板全面に第２導電型不純物イオンを注入す
る工程と、 前記ホトレジストパターン及び前記所望イオン注入領域
上のシリコン窒化膜を順次除去する工程と、 前記第１導電型半導体基板を比較的低温と比較的高温の
二段階に分けて選択酸化し、同時に第２導電型不純物埋
込コレクタを形成する工程とを備えてなることを特徴と
する半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62281339A JPH01123471A (ja) | 1987-11-06 | 1987-11-06 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62281339A JPH01123471A (ja) | 1987-11-06 | 1987-11-06 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01123471A true JPH01123471A (ja) | 1989-05-16 |
Family
ID=17637728
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62281339A Pending JPH01123471A (ja) | 1987-11-06 | 1987-11-06 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01123471A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06338506A (ja) * | 1993-05-28 | 1994-12-06 | Nec Corp | 半導体基板およびその製造方法 |
-
1987
- 1987-11-06 JP JP62281339A patent/JPH01123471A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06338506A (ja) * | 1993-05-28 | 1994-12-06 | Nec Corp | 半導体基板およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0312785B2 (ja) | ||
| JPH0516173B2 (ja) | ||
| JPH01123471A (ja) | 半導体装置の製造方法 | |
| JPS6115595B2 (ja) | ||
| JPH03101250A (ja) | 半導体装置の製造方法 | |
| JPH0316150A (ja) | 半導体素子の製造方法 | |
| JPH088262A (ja) | 半導体装置の製造方法 | |
| JPS6143858B2 (ja) | ||
| JPS6115579B2 (ja) | ||
| JP2630524B2 (ja) | 半導体装置の製造方法 | |
| JPH04216651A (ja) | 半導体装置の製造方法 | |
| JPS60133740A (ja) | 半導体装置の製造方法 | |
| JP2674964B2 (ja) | 半導体装置の製造方法 | |
| JPH07321193A (ja) | 半導体装置の製造方法 | |
| JP2594697B2 (ja) | 半導体装置の製造方法 | |
| JPS62131538A (ja) | 半導体装置の製造方法 | |
| JP2722829B2 (ja) | 半導体装置の製造方法 | |
| JPH04237168A (ja) | Ｍｉｓ型半導体装置の製造方法 | |
| JPH0227813B2 (ja) | ||
| JPS61214472A (ja) | 半導体素子の製造方法 | |
| JPH06188259A (ja) | 半導体装置の製造方法 | |
| JPS63280437A (ja) | 半導体装置の素子分離領域の形成方法 | |
| JPH01238058A (ja) | 高速バイポーラトランジスタの製造方法 | |
| JPH0274042A (ja) | Ｍｉｓ型トランジスタの製造方法 | |
| JPH1065156A (ja) | 半導体装置の製造方法 |