JPH01123489A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、半導体装置、詳しくは、チップ形状を結晶軸
と関連付けした半導体装置の構造に関する。

従来の技術 （１００）面の結晶面を有する半導体装置の製造工程に
おいて、半導体装置の電流が流れる方向を第１Ｑ図に示
すように結晶軸の＜００１＞。

＜□Ｑ１〉、〈０１０〉、〈：０１０＞のいづれかとし
、方形のチップ辺が結晶軸の＜０１１＞。

＜０１１〉、〈０１１〉、〈０１１＞のいづれもに−平
行するよう−にマスク合わせをし、且つチップをプラス
チックパッケージに組み込む際、第１１図に示すように
チップ方形の結晶軸の＜０１１＞。

＜０１１）、＜０１１〉、〈０１１＞のいづれもがパッ
ケージの方形と平行になるように組立てられた構造を有
するものである。

発明が解決しようとする問題点 ところで、第１０図に示すように、半導体装置の電流が
流れる方向を結晶軸の＜００１＞。

＜００１〉、〈０１０〉、〈０１０＞のいづれかとし、
方形のチップ辺が結晶軸の＜０１１＞。

＜０１１〉、〈０１１〉、〈０１１＞のいづれもに平行
するようにマスク合わせをし、第２図に示すように、チ
ップ方形の結晶軸の＜０１１＞。

＜０１丁〉、〈０１１〉、〈０１１＞のいづれもがパッ
ケージの方形と平行になるように組立てられた半導体装
置を高温通電テストすることにより、第１２図に示すよ
うなパッケージ等の外部応力分布曲線４にしたがう応力
がチップに加わり、この結果、ホール素子の大半に及ぶ
多数で不平衡電圧の特性変化が生じ、性能劣化や品質低
下の問題を有していた。このことは、ホール素子の入・
出力抵抗やＦＥＴのソースドレイン電流（Ｉ　ａｓｓ　
）・しきい値電圧（Ｖｔｈ）などの特性についても同様
である。

本発明は、これらの問題点に対する解決策を提供するも
のである。

問題点を解決するための手段 この目的を達成するため、本発明は、半導体装置の電流
が流れる方向をチップ結晶軸の＜０１１＞。

く０１了〉、くＯ〒１〉、〈０１１＞のいづれかの方向
とし、チップの方形が結晶軸の＜００１＞。

＜００１〉、〈０１０〉、〈０１０＞のいづれもと平行
または一定の傾斜角をもつようにマスク合わせをし、且
つ、プラスチックパッケージの方形刃に対し、方形のチ
ップ辺が、梢晶軸の＜００１＞。

＜００１〉、〈０１０〉、〈０１０＞に平行もしくは４
５゜未満の傾斜角をもつような構造になしたものである
。

作用 この発明の構成により、チップ方形刃を結晶軸の＜０１
１〉、〈０１１〉、〈０１１〉、〈０１１＞（機械的に
結晶強度が弱い方向・・・・・・壁間面）のいづれから
もずらすことができ、ホール素子の不平衡電圧等の特性
変化を減少もしくは無（することができる。パッケージ
の形状は方形に限らず、多角形の場合でも同様のことで
ある。

実施例 以下、本発明の実施例について、ＧａＡｓ結晶を用いた
ホール素子により、説明する。

第１図に矢印１で示す電流を流す方向と、チップ方形刃
２の方向を各々結晶軸で示す。第１図では、電流が流れ
る方向を結晶軸の＜０１１＞。

＜０１１〉、〈０１１〉、〈０１１＞のいづれかの方向
、チップ方形刃を結晶軸の＜００１＞。

＜００１〉、〈０１０〉、〈０１０＞のいづれもと平行
を中心に、一定の傾斜角をもつようにマスク合わせする
ものである。第２図は、電流が流れ゛る方向ｌを結晶軸
の＜ｏｏｔ〉、〈００１＞。

＜０１０〉、〈０１０＞のいづれかの方向、チップ方形
刃２を結晶軸の＜０１１〉、〈０１１＞。

＜０１１〉、〈０１１＞のいづれもと平行あるいは、平
行を中心に、一定の傾斜角をもつようにマスク合わせす
るものである。

第３図は、第１図のチップを組立てる場合のパッケージ
方形刃３に対するチップ方形刃２の結晶軸の方向を示す
一部破断乎面図であり、パッケージ方形刃３に対し、チ
ップ方形刃２の結晶軸の＜００１〉、〈００丁〉、〈０
１０〉、〈０１０＞に平行なチップ方形刃２を平行もし
くは平行を中心に、４５゛未満の傾斜角をもつように組
立てるものである。なお、斜線部はパッケージ破断面で
ある。

第４図は、第２図のチップを組立てる場合のパッケージ
方形刃３に対するチップ方形刃２の結晶軸の方向を示す
ものであり、パッケージの方形刃３に対し、チップ方形
刃２の結晶軸の＜０１１＞。

＜Ｏｆ　１〉、〈０１１〉、〈０１１＞のいづれもが４
５°もしくは４５°を中心に鋭角内の傾斜をもつように
組立てるものである。

第５〜８図は、ＧａＡｓウェハに半導体装置を形成する
際の実施例でフォトマスク乾板の方形刃５に対するＧａ
Ａｓウェハのオリエンテーション・フラット（以下、０
・Ｆ）７とマスク上のチップ方形刃の方向６の組合わせ
を示す。

第５図の実施例では、フォトマスク乾板の方形刃５に対
し、ウェハの０−Ｆ７が＜０１１＞。

＜０１１〉、〈０１１〉、〈０１１＞のいづれかか、ま
たはこれに平行を中心に、一定の傾斜角をもつ場合、マ
スク上のチップ方形の辺方向６は４５“を中心に、一定
の傾斜角をもつようにしたものである。

第６図の実施例では、フォトマスク乾板の方形刃５に対
し、ウェハの０−Ｆ７が＜０１１＞。

＜０１丁〉、〈０１１〉、〈０１１＞のいづれかと４５
°またはそれを中心に、鋭角内の傾斜角をもつ場合、マ
スク上のチップ方形辺６は平行またはそれを中心に、一
定の傾斜角をもつようにしたものである。

第７図の実施例では、フォトマスク乾板の方形辺５に対
し、ウェハの０−Ｆ７が＜００１＞。

＜ＱＱＩ〉、〈ＯＩＱ〉、〈ＱＩＱ＞のいづれかに平行
またはこれを中心に、鋭角内の傾斜角をもつ場合、マス
ク上のチップ方形辺６は平行またはそれを中心に、一定
の傾斜角をもつようにしたものである。

第８図の実施例では、フォトマスク乾板の方形辺５に対
し、ウェハの０・Ｆ７が＜０１１＞″。

＜０１丁〉、〈０１１〉、〈０１１＞のいづれかに平行
またはそれを中心に、鋭角内の傾斜角をもつ場合、マス
ク上のチップ方形辺６゛は同０−Ｆに平行またはそれを
中心に、一定の傾斜角をもつようにしたものである。

本発明の実施例におけるホール素子の高温通電テスト１
０００時間後の不平衡電圧の変化をみると、第９図のよ
うに、試験試料数３２個中、特性変化が現われたホール
素子の発生因数は０、すなわち維持率１００％であり、
性能劣化の防止や品質向上などの効果は大なるものがあ
る。なお、第９図では、同様のテストを従来別品でも実
施し、比較して示している。

本発明は、ホール素子の入・出力抵抗や、ＦＥＴを形成
した際のソースドレイン電流（ｌｏｓｓ）や、しきい値
電圧（Ｖｔｈ）などの゛特性についても、その実施例に
おいて同様に大きな効果がある。

発明の効果 以上のように、半導体装置の構造を本発明のようにする
ことでパッケージ等の外部応力によるホール素子の不平
衡電圧の特性変化など、特性劣化・品質低下を低減、も
しくは無くすることができる。

【図面の簡単な説明】

第１図、第２図は本発明の各実施例の概要説明図、第３
図、第４図は同各実施例装置の一部破断乎面図、第５図
〜第８図は本発明実施例装置の製造過程でのマスク合わ
せ概要図、第９図は実施例の効果を従来例と対比した特
性図、第１０図は従来例の概要説明図、第１１図は従来
例装置の一部破断乎面図、第１２図はプラスチックパッ
ケージでの外部応力分布曲線図である。 １・・・・・・電流が流れる方向矢印、２・・・・・・
チップの方形辺、３・・・・・・プラスチックパッケー
ジの方形辺、４・・・・・・パッケージ等の外部応力分
布曲線、５・・・・・・マスク乾板の方形辺、６・・・
・・・マスク乾板上のチップの方形辺方向、７・・・・
・・ＧａＡｓウェハのオリエンテーション・フラット（
０・Ｆ）。 代理人の氏名　弁理士　中尾敏男　ほか１名第１図 トーーでラオ乙プ「１−】 ２・−ｆ唇匹 第２図 第３図 第　５　図 第　７　図

Claims (1)

【特許請求の範囲】
1. （１００）面を有する半導体装置で電流が流れる方向を
   結晶軸の〈０１１〉、〈０＠１＠＠１＠〉、〈０＠１＠
   １〉、〈０１＠１＠〉のいづれかに選定し、チップの方
   形各辺が結晶軸の〈０１１〉、〈００＠１＠〉、〈０１
   ０〉、〈０＠１＠０〉に平行となるようにし、且つ、同
   チップ辺をプラスチックパッケージの外辺に対して、平
   行または平行を中心として４５゜未満の傾斜角をもつよ
   うな構造になしたことを特徴とする半導体装置。