JPH01124258A - バイポーラトランジスタの製造方法 - Google Patents
バイポーラトランジスタの製造方法Info
- Publication number
- JPH01124258A JPH01124258A JP62283424A JP28342487A JPH01124258A JP H01124258 A JPH01124258 A JP H01124258A JP 62283424 A JP62283424 A JP 62283424A JP 28342487 A JP28342487 A JP 28342487A JP H01124258 A JPH01124258 A JP H01124258A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- emitter
- collector
- forming
- semiconductor material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 238000000034 method Methods 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 238000000605 extraction Methods 0.000 claims abstract description 12
- 239000004065 semiconductor Substances 0.000 claims description 20
- 239000000463 material Substances 0.000 claims description 15
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 11
- 239000012212 insulator Substances 0.000 abstract description 11
- 230000003071 parasitic effect Effects 0.000 abstract description 10
- 238000005468 ion implantation Methods 0.000 abstract description 9
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 abstract description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 2
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000003877 atomic layer epitaxy Methods 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はバイポーラトランジスタおよびその製造方法に
関するもの″ｃある。
関するもの″ｃある。
近年、半導体装置の高速化、高集積化に向ケチ。
活発な研究開発が進められている。特に化合物半導体等
のへテロ接合を利用したバイポーラトランジスタ（以下
、ＨＢＴと称す）は、ベースｔ−Ｘドーピングしてもエ
ミッタ注入効率を高く保てる友め、高利得で高速性能を
有するデバイスとして注目されている。このＨＢＴは分
子線エピタキシャル成長法、有機金属気相成長法、イオ
ン注入技術等の化合物半導体および単結晶絶縁体の薄膜
多層プロセス技術の進展に伴い、その実現が可能となり
九０ ＨＢＴにおいて、その高速高周波特性を実現する定めに
、デバイス構造のセルファライン化、微細化全行うこと
と共に、ベース・エミッタ寄生接合、ベース・コレクタ
寄生接合、ベース抵抗等の寄生パラメータを除去するこ
とが必要である。そのｔめに、従来は第３図に示す構造
のＨＢＴが用いられていた。
のへテロ接合を利用したバイポーラトランジスタ（以下
、ＨＢＴと称す）は、ベースｔ−Ｘドーピングしてもエ
ミッタ注入効率を高く保てる友め、高利得で高速性能を
有するデバイスとして注目されている。このＨＢＴは分
子線エピタキシャル成長法、有機金属気相成長法、イオ
ン注入技術等の化合物半導体および単結晶絶縁体の薄膜
多層プロセス技術の進展に伴い、その実現が可能となり
九０ ＨＢＴにおいて、その高速高周波特性を実現する定めに
、デバイス構造のセルファライン化、微細化全行うこと
と共に、ベース・エミッタ寄生接合、ベース・コレクタ
寄生接合、ベース抵抗等の寄生パラメータを除去するこ
とが必要である。そのｔめに、従来は第３図に示す構造
のＨＢＴが用いられていた。
同図において、基板１上にｎ −Ｇ ａ Ａ ｓ から
なるコレクタ層２ 、Ｐ−ＧａＡｓからなルヘ−スｆｆ
１３ 。
なるコレクタ層２ 、Ｐ−ＧａＡｓからなルヘ−スｆｆ
１３ 。
ｎ−ＡｌＧａＡｓからなるエミッタ＃４が順次形成され
ている。６はトランジスタの真性領域で、実際のトラン
ジスタ動作をする場所である。前述し次ように、ＨＢＴ
においては、その動作周波数を同上させる之めに、この
真性領域を微細化する必要がある。そこで、従来は第３
図で示すようにエミツタ層の引出し電極４４形成用領域
の一部には基板の表面側から前記エミッタ層、ベース層
およびコレクタ層を含む領域に選択的にイオン注入する
ことによって高抵抗Ｔｌｌ７を設けて、真性領域を規定
してい比。
ている。６はトランジスタの真性領域で、実際のトラン
ジスタ動作をする場所である。前述し次ように、ＨＢＴ
においては、その動作周波数を同上させる之めに、この
真性領域を微細化する必要がある。そこで、従来は第３
図で示すようにエミツタ層の引出し電極４４形成用領域
の一部には基板の表面側から前記エミッタ層、ベース層
およびコレクタ層を含む領域に選択的にイオン注入する
ことによって高抵抗Ｔｌｌ７を設けて、真性領域を規定
してい比。
このような従来のＨＢＴは基板全面において。
エミツタ層とベース層とコレクタ増とが対向している念
め、真性領域を規定すると共にその領域以外の領域にお
ける寄生接合を除去するイオン注入層を有しているが、
このイオン注入層によっても寄生容量は３０〜４０％程
度しか低減できない。
め、真性領域を規定すると共にその領域以外の領域にお
ける寄生接合を除去するイオン注入層を有しているが、
このイオン注入層によっても寄生容量は３０〜４０％程
度しか低減できない。
又、このイオン注入＃全形成するため、高エネルギーの
イオン注入工程を行う時に、真性領域を保護する次めの
プロセス工程もきわめて複雑であった。そのために、こ
のような従来のＨＢＴが量産化、低価格化に適していな
いという欠点があった。
イオン注入工程を行う時に、真性領域を保護する次めの
プロセス工程もきわめて複雑であった。そのために、こ
のような従来のＨＢＴが量産化、低価格化に適していな
いという欠点があった。
本発明の目的は、寄生容量の小さいバイポーラトランジ
スタと、イオン注入工程およびそれに伴う複雑なプロセ
ス工程の必要がなく、かつ真性領域を自由に規定できる
。バイポーラトランジスタの製造方法を提供することに
ある。
スタと、イオン注入工程およびそれに伴う複雑なプロセ
ス工程の必要がなく、かつ真性領域を自由に規定できる
。バイポーラトランジスタの製造方法を提供することに
ある。
本発明バイポーラトランジスタは、半絶縁性基板上に形
成されｔ第１（又は第３〕の半導体材料からなるコレク
タ（又はエミッタ９層と、このコレクタ（又はエミッタ
）層上に形成された第２の半導体材料からなるベース層
と、さらに前記ベース層上に形成された第３（又は第１
）の半導体材料からなるエミッタ（又にコレクタ）層と
を有するバイポーラトランジスタにおいて、該トランジ
スタの前記エミッタ（又はコレクタ）層の引出電極の一
部が前記半Ｒ，，Ｗｉｋ ９基板上に前記第１ないしＩ
！３の半導体材料からなる各層の側面に接して設けられ
た絶縁体層上に延在して設けられているという構成を有
している。
成されｔ第１（又は第３〕の半導体材料からなるコレク
タ（又はエミッタ９層と、このコレクタ（又はエミッタ
）層上に形成された第２の半導体材料からなるベース層
と、さらに前記ベース層上に形成された第３（又は第１
）の半導体材料からなるエミッタ（又にコレクタ）層と
を有するバイポーラトランジスタにおいて、該トランジ
スタの前記エミッタ（又はコレクタ）層の引出電極の一
部が前記半Ｒ，，Ｗｉｋ ９基板上に前記第１ないしＩ
！３の半導体材料からなる各層の側面に接して設けられ
た絶縁体層上に延在して設けられているという構成を有
している。
又、本発明バイポーラトランジスタの製造方法は、半絶
縁性基板上に所定の厚さの絶縁体層を形成する工程と、
所定のパターンを有する第１のマスクを用いて、前記絶
縁体層を前記牛絶縁性基板に達するまで選択的にエツチ
ングする工程と、無比した前記半絶縁性基板上に第１（
又は第３）の半導体材料からなるコレクタ（又はエミッ
タ）層を形成する工程と、このコレクタ（又はエミッタ
）層上に第２の半導体材料からなるベース７ｉｎ形成す
る工程と、このベース層上に＠３（又は第１）の半導体
材料からなるエミッタ（又はコレクタ）ＮＩＩを形成す
る工程と、前記絶縁体層とエミッタ（又はコレクタ）層
との境界を含む領＊を延出させた第２のマスクを形成す
る工程と、前記延出部分にエミッタ（又はコレクタ）引
出し電極を設ける工程とを含む構成を有している。
縁性基板上に所定の厚さの絶縁体層を形成する工程と、
所定のパターンを有する第１のマスクを用いて、前記絶
縁体層を前記牛絶縁性基板に達するまで選択的にエツチ
ングする工程と、無比した前記半絶縁性基板上に第１（
又は第３）の半導体材料からなるコレクタ（又はエミッ
タ）層を形成する工程と、このコレクタ（又はエミッタ
）層上に第２の半導体材料からなるベース７ｉｎ形成す
る工程と、このベース層上に＠３（又は第１）の半導体
材料からなるエミッタ（又はコレクタ）ＮＩＩを形成す
る工程と、前記絶縁体層とエミッタ（又はコレクタ）層
との境界を含む領＊を延出させた第２のマスクを形成す
る工程と、前記延出部分にエミッタ（又はコレクタ）引
出し電極を設ける工程とを含む構成を有している。
本発明バイポーラトランジス゛りは、各能動層に接して
設けられた絶縁体層を有し、その絶縁体層上にエミッタ
（又はコレクタ）層の引出電極が延在して設けられてい
るので、ベース・エミッタ（又はコレクタ）寄生容量が
小さくなる。又本発明バイポーラトランジスタの製造方
法は、絶縁体層で区画された半絶縁性基板の表面に選択
エピタキシャル成長法によってトランジスタのベース層
およびエミツタ層などの能動層に形成する几め、真性領
域のみにエミッタ（又はコレクタ）層とベース層とを積
ＮＩキせることかできる九めに、イオン注入の必要がな
く寄生ベース會エミッタ（又はコレクタ）接合を除去で
きる。
設けられた絶縁体層を有し、その絶縁体層上にエミッタ
（又はコレクタ）層の引出電極が延在して設けられてい
るので、ベース・エミッタ（又はコレクタ）寄生容量が
小さくなる。又本発明バイポーラトランジスタの製造方
法は、絶縁体層で区画された半絶縁性基板の表面に選択
エピタキシャル成長法によってトランジスタのベース層
およびエミツタ層などの能動層に形成する几め、真性領
域のみにエミッタ（又はコレクタ）層とベース層とを積
ＮＩキせることかできる九めに、イオン注入の必要がな
く寄生ベース會エミッタ（又はコレクタ）接合を除去で
きる。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は不発明バイポーラトランジスタの一実施例の）
ＩＢＴチップ断面図である。この実施例は半絶縁性Ｇ
ａ Ａ ｓ基板ｌ上にｎ−ＧａＡｓからなるコレクタ層
２ 、 Ｉ）−Ｇａｐｓからなるベース層３．ｎ−Ａ
Ｉ Ｇ ａ Ａ ｓからなるエミツタ層４を順欠に形成
したエミッタトップＨＢＴである。このＨＢＴにおいて
、エミッタ引出し電極が真性領域に接して半絶縁性基板
上に選択的に形成されている絶縁体である８ ｉ ０
ｚ層８上に延在して設けられている。
ＩＢＴチップ断面図である。この実施例は半絶縁性Ｇ
ａ Ａ ｓ基板ｌ上にｎ−ＧａＡｓからなるコレクタ層
２ 、 Ｉ）−Ｇａｐｓからなるベース層３．ｎ−Ａ
Ｉ Ｇ ａ Ａ ｓからなるエミツタ層４を順欠に形成
したエミッタトップＨＢＴである。このＨＢＴにおいて
、エミッタ引出し電極が真性領域に接して半絶縁性基板
上に選択的に形成されている絶縁体である８ ｉ ０
ｚ層８上に延在して設けられている。
従来のイオン注入層と異なり、この部分に接合は存在し
ていない。
ていない。
第２図（ａ）〜（山は不発明バイポーラトランジスタの
製造方法の一実施例を説明する九めの工程順に示し九半
導体チップの断面図である。
製造方法の一実施例を説明する九めの工程順に示し九半
導体チップの断面図である。
まず、第２図（ａ）に示すように、半絶縁性ＧａＡｓ基
板１上に厚さｓｏｏｎｍ程度のたとえば５ｉ０２からな
る絶縁体層８ｔ−形成する。
板１上に厚さｓｏｏｎｍ程度のたとえば５ｉ０２からな
る絶縁体層８ｔ−形成する。
次に、第２図（ｂｌに示すように、所定の）（ターンを
有するマスクを用いて、前記Ｓ ｉ Ｏｚ ｈ ’ｆｒ
基板に達するまで選択的にエツチング除去する。
有するマスクを用いて、前記Ｓ ｉ Ｏｚ ｈ ’ｆｒ
基板に達するまで選択的にエツチング除去する。
次に、第２図（ＣＪに示すように、前記Ｓ ｉ Ｏｚ
ｒｆｊをマスクとしてＭＯＣＶＤ法又はアトミック、レ
イヤー・エピタキシ（ＡＬＥ）法によりそれぞれ厚さ５
００ｎｍ程度のｎ−ＧａＡｓからなるコレクタ層２゜厚
さ１１００ｎ程度のｐ −Ｇ ａ Ａ ｓからなるベー
ス１３、厚さ２００ｎｍ程度のｎ−ＡＪＧａＡｓからな
るエミツタ層４を形成する。
ｒｆｊをマスクとしてＭＯＣＶＤ法又はアトミック、レ
イヤー・エピタキシ（ＡＬＥ）法によりそれぞれ厚さ５
００ｎｍ程度のｎ−ＧａＡｓからなるコレクタ層２゜厚
さ１１００ｎ程度のｐ −Ｇ ａ Ａ ｓからなるベー
ス１３、厚さ２００ｎｍ程度のｎ−ＡＪＧａＡｓからな
るエミツタ層４を形成する。
次に、第２図（ｄｌに示すように、少なくとも、５ｉ０
２層とエミツタ層との境界を含む領域を露出させたマス
ク１５を利用してＡ ｕ Ｇ ｅ −Ｎ ｉ −Ａ ｕ
からなるエミッタ引出し電極４４を形成する。
２層とエミツタ層との境界を含む領域を露出させたマス
ク１５を利用してＡ ｕ Ｇ ｅ −Ｎ ｉ −Ａ ｕ
からなるエミッタ引出し電極４４を形成する。
最後に９周知の方法で所定のパターンを有するマスクを
用いてベース層およびコレクタ層を部分的に露出しそれ
ぞれＡ ｕ Ｚ ｎからなるベース引出し電極３３およ
びＡｕＧｅ−Ｎｉ−Ａｕからなるコレクタ引出し電極２
２を設けると第１図に示したＨＢＴが得られる。
用いてベース層およびコレクタ層を部分的に露出しそれ
ぞれＡ ｕ Ｚ ｎからなるベース引出し電極３３およ
びＡｕＧｅ−Ｎｉ−Ａｕからなるコレクタ引出し電極２
２を設けると第１図に示したＨＢＴが得られる。
以上の実施例において、エミツタ層とコレクタ層を入れ
かえてもよいことは改めて詳細に説明するまでもない。
かえてもよいことは改めて詳細に説明するまでもない。
以上説明したように本発明バイポーラトランジスタに、
能動９１１１面に接して絶縁体層が設けられているので
、真性領域・以外にエミッタ（又はコレクタ）・ベース
接合が存在しないので寄生容量が小さく高速高周波特性
が改善される効果がある。又、本発明のバイポーラトラ
ンジスタの製造方法は半絶縁性基板の絶縁体層で区画さ
れた領域に選択エピタキシャル法により能動層を積層形
成できるので、イオン注入工程およびそれに伴う複雑な
プロセス工程の必要がなく、かつ真性類＊全自由に規定
でき、高速高周波特性の優れ友バイポーラトランジスタ
の量産化、低価格化が実現できる効果がある。
能動９１１１面に接して絶縁体層が設けられているので
、真性領域・以外にエミッタ（又はコレクタ）・ベース
接合が存在しないので寄生容量が小さく高速高周波特性
が改善される効果がある。又、本発明のバイポーラトラ
ンジスタの製造方法は半絶縁性基板の絶縁体層で区画さ
れた領域に選択エピタキシャル法により能動層を積層形
成できるので、イオン注入工程およびそれに伴う複雑な
プロセス工程の必要がなく、かつ真性類＊全自由に規定
でき、高速高周波特性の優れ友バイポーラトランジスタ
の量産化、低価格化が実現できる効果がある。
第１図は不発明バイポーラトランジスタの一実施例を示
すＨＢＴチップの断面図、第２図（ａｌ〜（ｄ）は不発
明バイポーラトランジスタの製造方法の一実施例全説明
するための工程順に配置した半導体チップの断面図、第
３図は従来のバイポーラトランジスタの一例のチップ断
面図である。 １・・・半絶縁性Ｇ ａ Ａ ｓ基板、２・・・ｎ
ＧａＡｓコレクタ層、３ ・−ｐ−ＧａＡａベース層、
４−・ｎ−ＡＩＵａＡｓ、ｃ−ミッタ層、６・・・トラ
ンジスタの真性領域、７・・・イオン注入層、８・・・
５ｉＯｚ層、１５・・・ホトレジスト・マスク、２２・
・・ＡｕＧｅ−Ｎｉ−Ａｕコレクタ引出し電極、３３・
・・ＡｕＺｎベース引出し電極、４４・・・Ａ ｕ Ｇ
ｅ −Ｎ ｉ −Ａ ｕエミッタ引出し電極。 代理人 弁理士 内 原 晋 ％１ｍ 第 ２ 図 第２図
すＨＢＴチップの断面図、第２図（ａｌ〜（ｄ）は不発
明バイポーラトランジスタの製造方法の一実施例全説明
するための工程順に配置した半導体チップの断面図、第
３図は従来のバイポーラトランジスタの一例のチップ断
面図である。 １・・・半絶縁性Ｇ ａ Ａ ｓ基板、２・・・ｎ
ＧａＡｓコレクタ層、３ ・−ｐ−ＧａＡａベース層、
４−・ｎ−ＡＩＵａＡｓ、ｃ−ミッタ層、６・・・トラ
ンジスタの真性領域、７・・・イオン注入層、８・・・
５ｉＯｚ層、１５・・・ホトレジスト・マスク、２２・
・・ＡｕＧｅ−Ｎｉ−Ａｕコレクタ引出し電極、３３・
・・ＡｕＺｎベース引出し電極、４４・・・Ａ ｕ Ｇ
ｅ −Ｎ ｉ −Ａ ｕエミッタ引出し電極。 代理人 弁理士 内 原 晋 ％１ｍ 第 ２ 図 第２図
Claims (2)
- （１）半絶縁性基板上に形成された第１（又は第３）の
半導体材料からなるコレクタ（又はエミッタ）層と、こ
のコレクタ（又はエミッタ）層上に形成された第２の半
導体材料からなるベース層と、さらに前記ベース層上に
形成された第３（又は第１）の半導体材料からなるエミ
ッタ（又はコレクタ）層とを有するバイポーラトランジ
スタにおいて、該トランジスタの前記エミッタ（又はコ
レクタ）層の引出電極の一部が前記半絶縁性基板上に前
記第１ないし第３の半導体材料からなる各層の側面に接
して設けられた絶縁体層上に延在して設けられているこ
とを特徴とするバイポーラトランジスタ。 - （２）半絶縁性基板上に所定の厚さの絶縁体層を形成す
る工程と、所定のパターンを有する第１のマスクを用い
て、前記絶縁体層を前記半絶縁性基板に達するまで選択
的にエッチングする工程と、露出した前記半絶縁性基板
上に第１、又は第３の半導体材料からなるコレクタ（又
はエミッタ）層を形成する工程と、このコレクタ（又は
エミッタ）層上に第２の半導体材料からなるベース層を
形成する工程と、このベース層上に第３（又は第１）の
半導体材料からなるエミッタ（又はコレクタ）層を形成
する工程と、前記絶縁体層とエミッタ（又はコレクタ）
層との境界を含む領域を露出させた第２のマスクを形成
する工程と、前記露出部分にエミッタ（又はコレクタ）
引出し電極を設ける工程とを含むことを特徴とするバイ
ポーラトランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62283424A JPH0652737B2 (ja) | 1987-11-09 | 1987-11-09 | バイポーラトランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62283424A JPH0652737B2 (ja) | 1987-11-09 | 1987-11-09 | バイポーラトランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01124258A true JPH01124258A (ja) | 1989-05-17 |
| JPH0652737B2 JPH0652737B2 (ja) | 1994-07-06 |
Family
ID=17665351
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62283424A Expired - Fee Related JPH0652737B2 (ja) | 1987-11-09 | 1987-11-09 | バイポーラトランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0652737B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7556210B2 (en) | 2006-05-11 | 2009-07-07 | S. C. Johnson & Son, Inc. | Self-contained multi-sprayer |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6179255A (ja) * | 1984-09-27 | 1986-04-22 | Toshiba Corp | ヘテロ接合トランジスタの製造方法 |
| JPS61102774A (ja) * | 1984-10-26 | 1986-05-21 | Agency Of Ind Science & Technol | 半導体装置 |
| JPS6214467A (ja) * | 1985-07-12 | 1987-01-23 | Sony Corp | 半導体装置の製造方法 |
-
1987
- 1987-11-09 JP JP62283424A patent/JPH0652737B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6179255A (ja) * | 1984-09-27 | 1986-04-22 | Toshiba Corp | ヘテロ接合トランジスタの製造方法 |
| JPS61102774A (ja) * | 1984-10-26 | 1986-05-21 | Agency Of Ind Science & Technol | 半導体装置 |
| JPS6214467A (ja) * | 1985-07-12 | 1987-01-23 | Sony Corp | 半導体装置の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7556210B2 (en) | 2006-05-11 | 2009-07-07 | S. C. Johnson & Son, Inc. | Self-contained multi-sprayer |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0652737B2 (ja) | 1994-07-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0184016B1 (en) | Heterojunction bipolar transistor | |
| US4731340A (en) | Dual lift-off self aligning process for making heterojunction bipolar transistors | |
| US5147775A (en) | Method of fabricating a high-frequency bipolar transistor | |
| JPH0797589B2 (ja) | ヘテロ接合型バイポ−ラトランジスタの製造方法 | |
| JPH084091B2 (ja) | プレ−ナ型ヘテロ接合バイポ−ラデバイスおよびその製作方法 | |
| JP2851044B2 (ja) | 半導体装置の製造方法 | |
| JPH01124258A (ja) | バイポーラトランジスタの製造方法 | |
| JPS6354767A (ja) | バイポ−ラトランジスタとその製造方法 | |
| JPH0492434A (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JP2522378B2 (ja) | バイポ―ラトランジスタ及びその製造方法 | |
| JP2623655B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
| JPS60164358A (ja) | 半導体装置の製造方法 | |
| JP2718117B2 (ja) | バイポーラトランジスタの製造方法 | |
| JP2976664B2 (ja) | バイポーラトランジスタの製造方法 | |
| JPS6353971A (ja) | バイポ−ラトランジスタとその製造方法 | |
| JP2718116B2 (ja) | バイポーラトランジスタの製造方法 | |
| JP2526627B2 (ja) | バイポ―ラトランジスタ | |
| JPS6378571A (ja) | バイポ−ラトランジスタの製造方法 | |
| JPH0797634B2 (ja) | 電界効果トランジスタとその製造方法 | |
| JPH0824124B2 (ja) | バイポ−ラトランジスタの製造方法 | |
| JPH0824127B2 (ja) | バイポ−ラトランジスタの製造方法 | |
| JPH02116133A (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JPH0666324B2 (ja) | バイポーラトランジスタの製造方法 | |
| JPH0278226A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH08279517A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |