JPS61102774A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS61102774A JPS61102774A JP59224090A JP22409084A JPS61102774A JP S61102774 A JPS61102774 A JP S61102774A JP 59224090 A JP59224090 A JP 59224090A JP 22409084 A JP22409084 A JP 22409084A JP S61102774 A JPS61102774 A JP S61102774A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- base
- collector
- barrier
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 22
- 230000004888 barrier function Effects 0.000 claims description 60
- 150000001875 compounds Chemical class 0.000 claims description 7
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 32
- 238000010586 diagram Methods 0.000 description 14
- 239000000969 carrier Substances 0.000 description 12
- 230000007423 decrease Effects 0.000 description 7
- 239000000758 substrate Substances 0.000 description 7
- 229910000673 Indium arsenide Inorganic materials 0.000 description 5
- 239000002784 hot electron Substances 0.000 description 5
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 5
- 239000012535 impurity Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- SUDBRAWXUGTELR-HPFNVAMJSA-N 5-[[(2r,3r,4s,5s,6r)-3,4,5-trihydroxy-6-(hydroxymethyl)oxan-2-yl]oxymethyl]-1h-pyrimidine-2,4-dione Chemical compound O[C@@H]1[C@@H](O)[C@H](O)[C@@H](CO)O[C@H]1OCC1=CNC(=O)NC1=O SUDBRAWXUGTELR-HPFNVAMJSA-N 0.000 description 1
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 1
- ULGZDMOVFRHVEP-RWJQBGPGSA-N Erythromycin Chemical compound O([C@@H]1[C@@H](C)C(=O)O[C@@H]([C@@]([C@H](O)[C@@H](C)C(=O)[C@H](C)C[C@@](C)(O)[C@H](O[C@H]2[C@@H]([C@H](C[C@@H](C)O2)N(C)C)O)[C@H]1C)(C)O)CC)[C@H]1C[C@@](C)(OC)[C@@H](O)[C@H](C)O1 ULGZDMOVFRHVEP-RWJQBGPGSA-N 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000001803 electron scattering Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/82—Heterojunctions
- H10D62/824—Heterojunctions comprising only Group III-V materials heterojunctions, e.g. GaN/AlGaN heterojunctions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D48/00—Individual devices not covered by groups H10D1/00 - H10D44/00
- H10D48/30—Devices controlled by electric currents or voltages
- H10D48/32—Devices controlled by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H10D48/36—Unipolar devices
- H10D48/362—Unipolar transistors having ohmic electrodes on emitter-like, base-like, and collector-like regions, e.g. hot electron transistors [HET], metal base transistors [MBT], resonant tunnelling transistors [RTT], bulk barrier transistors [BBT], planar doped barrier transistors [PDBT] or charge injection transistors [CHINT]
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野〕
本発°明は半導体装置、特にホットエレクトロントラン
ジスタ(HET)に係わる。
ジスタ(HET)に係わる。
近年、情報処理の著しい増大化に伴い、より高速な論理
素子の実現が要求されている。従来、一般にはSi4子
のi?&零III化、及び?h集偵度化により、高速性
を実現してきた。
素子の実現が要求されている。従来、一般にはSi4子
のi?&零III化、及び?h集偵度化により、高速性
を実現してきた。
一方、GaAs等の電子移動度の高い化合物半導体を用
いた高速素子の開発も活発になされているが、2次元的
微細化による高速性の実現は限界に達していて飛躍的な
高速化は望めなくなってきている。
いた高速素子の開発も活発になされているが、2次元的
微細化による高速性の実現は限界に達していて飛躍的な
高速化は望めなくなってきている。
これに対して超高速素子として、通常一般の電界効果ト
ランジスタ(FET)や、バイポーラトランジスタとは
異なった原理で動作するトランジスタが種々提案されて
いるところであり、その1つとしてホットエレクトロン
トランジスタ(L/J、下HETという)が挙げられる
。
ランジスタ(FET)や、バイポーラトランジスタとは
異なった原理で動作するトランジスタが種々提案されて
いるところであり、その1つとしてホットエレクトロン
トランジスタ(L/J、下HETという)が挙げられる
。
第10図は、このHETの基本的構成の断面図を示す。
このHETは、例えば高濃度のn型のGaAsのエミッ
タ層(1)、凰性のAlGaAsのエミッタバリア層(
2)、n型のGaAsのベースFi (31と、真性の
八1GaAsのコレクタバリア層(4)と、高濃度n型
のGaAsコレクタ層(5)とが設けられて成る。E、
B及びCは夫々そのエミッタ、ベース及びコレクタの各
端子を示す。
タ層(1)、凰性のAlGaAsのエミッタバリア層(
2)、n型のGaAsのベースFi (31と、真性の
八1GaAsのコレクタバリア層(4)と、高濃度n型
のGaAsコレクタ層(5)とが設けられて成る。E、
B及びCは夫々そのエミッタ、ベース及びコレクタの各
端子を示す。
この構成によるHETは、エミッタEを接地し、コレク
タCに÷νccを印加する。そして、エミンタE−ベー
スB間に所定のオン電圧v8εを印加することによって
エミッタN(11からその多数ヰヤリア(電子)がベー
ス層(3)に注入される。第11図は、このHF、 T
のコンダクションバンドの底のエネルギーレベルを示す
モデル図で、同図において鎖線はフエルミレベルF、
pを示している。第11図Aは、各端子に電圧が印加さ
れていない状態をモデル的に示したもので第11図Bは
エミッタE−コレクタC間に、コレクタC側を正とする
電圧Vccが印加された状態をモデル的に示したもので
ある。また第11図B中、破線はエミンタE−ベースB
間に電圧を印加しない状態を示し、同図中実線はエミッ
タE−ヘースB間にベースB側を正とする所要のオン電
圧V8Ftを印加した状態を示す。電圧VCIi及びV
8Hが印加された状態では第11図Bの実線で示される
ようにエミッタ層(1)からその多数キャリア(電子)
がエミッタバリア層(2)を突き抜けるか、或いは乗り
超えることによるトンネル或いはサーミオニソクエミノ
ションが生じ、このキャリアがベース層(3)に注入さ
れる。このときオン電圧VIgが印加された状態では、
このベース層(3)に注入された大きな運動エネルギー
を有する電子、いわゆるホットエレクトロンがコレクタ
層(5)に向うが、このときこの電子の一部は、ベース
層中において散乱によって方向が変わったりエネルギー
を失ってこのベース層(3)のコンダクションバンドの
底に落ちてこれがベース電流lBとなり、コレクタバリ
ア層(4)を超えてコレクタl1fi(5)に達した他
の電子はコレクタ電流1cとなる。このときエミッタ電
流■εは■ε=IB+lcであり、電流利得βはB 尚、B−E間に電圧■Bεが与えられない状態では第1
1図B中破線図示のようにエミッタバリアの厚さが大と
なることによってエミッタ層(1)からベース層(3)
へのキャリアが突き抜けにくくなって注入キャリアの減
少をきたすと共に、この注入キャリアに対するコレクタ
バリア層のバリアの高さが高くなることによってコレク
タに向うキャリアが阻止され、これによってコレクタ電
流1cが抑制される。従って、このベースBに対する印
加電圧によって結果的に通常のトランジスタにおけると
同様にオン・オフの動作がなされる。
タCに÷νccを印加する。そして、エミンタE−ベー
スB間に所定のオン電圧v8εを印加することによって
エミッタN(11からその多数ヰヤリア(電子)がベー
ス層(3)に注入される。第11図は、このHF、 T
のコンダクションバンドの底のエネルギーレベルを示す
モデル図で、同図において鎖線はフエルミレベルF、
pを示している。第11図Aは、各端子に電圧が印加さ
れていない状態をモデル的に示したもので第11図Bは
エミッタE−コレクタC間に、コレクタC側を正とする
電圧Vccが印加された状態をモデル的に示したもので
ある。また第11図B中、破線はエミンタE−ベースB
間に電圧を印加しない状態を示し、同図中実線はエミッ
タE−ヘースB間にベースB側を正とする所要のオン電
圧V8Ftを印加した状態を示す。電圧VCIi及びV
8Hが印加された状態では第11図Bの実線で示される
ようにエミッタ層(1)からその多数キャリア(電子)
がエミッタバリア層(2)を突き抜けるか、或いは乗り
超えることによるトンネル或いはサーミオニソクエミノ
ションが生じ、このキャリアがベース層(3)に注入さ
れる。このときオン電圧VIgが印加された状態では、
このベース層(3)に注入された大きな運動エネルギー
を有する電子、いわゆるホットエレクトロンがコレクタ
層(5)に向うが、このときこの電子の一部は、ベース
層中において散乱によって方向が変わったりエネルギー
を失ってこのベース層(3)のコンダクションバンドの
底に落ちてこれがベース電流lBとなり、コレクタバリ
ア層(4)を超えてコレクタl1fi(5)に達した他
の電子はコレクタ電流1cとなる。このときエミッタ電
流■εは■ε=IB+lcであり、電流利得βはB 尚、B−E間に電圧■Bεが与えられない状態では第1
1図B中破線図示のようにエミッタバリアの厚さが大と
なることによってエミッタ層(1)からベース層(3)
へのキャリアが突き抜けにくくなって注入キャリアの減
少をきたすと共に、この注入キャリアに対するコレクタ
バリア層のバリアの高さが高くなることによってコレク
タに向うキャリアが阻止され、これによってコレクタ電
流1cが抑制される。従って、このベースBに対する印
加電圧によって結果的に通常のトランジスタにおけると
同様にオン・オフの動作がなされる。
上述の構成によるHETにおいて、大なる電流利得βを
得るには、できるだけ高い輸送効率を得ることができる
ようにベース層の幅(厚さ)はできるだけ小さくするこ
とが望まれる。ところがこのようにベース層の厚さを小
さくすると、このベース層におけるキャリアの量が少な
くなることによって、このベース層における抵抗が大と
なって、ここに印加するベース電圧がベース層全域に掛
りにくくなると共に、このベースに対する端子導出のオ
ーミックコンタクトがとりにくいという欠点を招来する
。
得るには、できるだけ高い輸送効率を得ることができる
ようにベース層の幅(厚さ)はできるだけ小さくするこ
とが望まれる。ところがこのようにベース層の厚さを小
さくすると、このベース層におけるキャリアの量が少な
くなることによって、このベース層における抵抗が大と
なって、ここに印加するベース電圧がベース層全域に掛
りにくくなると共に、このベースに対する端子導出のオ
ーミックコンタクトがとりにくいという欠点を招来する
。
一方、GaAs系における電子の移動度は、「バンドに
おいて高い値を示すがエネルギーレベルの高いハンド即
ちXハンド及びLバンドにおいては散乱確率が大となる
。第12図はGaAsにおける温度300°にでの電子
のエネルギーに対する散乱611率をみたもので、同図
中曲線(7)はrハンドがらXハンドへの電子の散乱確
率を示したものである。これより明らかなように電子の
エネルギーがアッパーバレイすなわち、X、Lハンドの
レベルを超えると、rバンド−Xバンド或いは「パンI
”−Lバンドへの散乱が急激に大きくなる。そしてこの
種の散乱は、飛来する電子の方向を無秩序に変えるもの
であって、電子の走行にとって挽めで有害なものであり
移動度の低下をきたす。一方、同図中曲線(8)はオプ
ティカルフォノンの散乱を示すもので、この場合、低エ
ネルギー側で大きな散乱確率を示しているが、この場合
の散乱は微小角であるために実質的に電子の走行に対す
る15 j?は小さい。
おいて高い値を示すがエネルギーレベルの高いハンド即
ちXハンド及びLバンドにおいては散乱確率が大となる
。第12図はGaAsにおける温度300°にでの電子
のエネルギーに対する散乱611率をみたもので、同図
中曲線(7)はrハンドがらXハンドへの電子の散乱確
率を示したものである。これより明らかなように電子の
エネルギーがアッパーバレイすなわち、X、Lハンドの
レベルを超えると、rバンド−Xバンド或いは「パンI
”−Lバンドへの散乱が急激に大きくなる。そしてこの
種の散乱は、飛来する電子の方向を無秩序に変えるもの
であって、電子の走行にとって挽めで有害なものであり
移動度の低下をきたす。一方、同図中曲線(8)はオプ
ティカルフォノンの散乱を示すもので、この場合、低エ
ネルギー側で大きな散乱確率を示しているが、この場合
の散乱は微小角であるために実質的に電子の走行に対す
る15 j?は小さい。
従ってベース層としてGa八へを用いるときは、このベ
ース層の厚みに依存するものではあるが、エミッタから
注入される電子のエネルギーはアッパーハレイのエネル
ギー(通常0.31〜0.35eνとされている)を超
えないことが散乱を減少させる上で望まれる。そのため
には先ず、コレクタバリアの高さhを前述したアッパー
バレイのエネルギー以下の300meV以下の例えば2
00meνにする必要がある。
ース層の厚みに依存するものではあるが、エミッタから
注入される電子のエネルギーはアッパーハレイのエネル
ギー(通常0.31〜0.35eνとされている)を超
えないことが散乱を減少させる上で望まれる。そのため
には先ず、コレクタバリアの高さhを前述したアッパー
バレイのエネルギー以下の300meV以下の例えば2
00meνにする必要がある。
ところがトランジスタ動作においては、ヘース−コレク
タ間の耐圧が問題となる。即ち)(ETではB−0間に
電圧をかけた場合、B−0間の耐圧がないか、もしくは
小さい場合には、ベースから熱分布電子がコレクタバリ
アを乗り超えてコレクタ層へ流れてしまってベース電位
に関係なくコレクタ電流が流れ、いわゆるトランジスタ
動作がなされなくなる。
タ間の耐圧が問題となる。即ち)(ETではB−0間に
電圧をかけた場合、B−0間の耐圧がないか、もしくは
小さい場合には、ベースから熱分布電子がコレクタバリ
アを乗り超えてコレクタ層へ流れてしまってベース電位
に関係なくコレクタ電流が流れ、いわゆるトランジスタ
動作がなされなくなる。
令弟13図に示すようにGaAs/八lGaへs/ G
aAsの3層構造によるダイオードにおいて、そのバリ
ア層としての^1GaAsl’Wの厚さを500人とし
た場合のダイオードの電流電圧特性を第14図に示す。
aAsの3層構造によるダイオードにおいて、そのバリ
ア層としての^1GaAsl’Wの厚さを500人とし
た場合のダイオードの電流電圧特性を第14図に示す。
同図において曲線(9) 、 (10) 、 (1
1)及び(12)は夫々バリアの高さhをh =350
meV、 h = 300meV。
1)及び(12)は夫々バリアの高さhをh =350
meV、 h = 300meV。
h = 25On+eV及びh = 200meVとし
たときの夫々の電流電圧特性を示すものである。この図
により今、例えば0.5Vにおいて、そのリーク電流を
LA/ad以下にとどめるためには、バリアの高さ、従
ってトランジスタにおいてはコレクタバリアの高さh=
300meV以上を必要とする。尚、77にの低温下
では150meνを必要とする。
たときの夫々の電流電圧特性を示すものである。この図
により今、例えば0.5Vにおいて、そのリーク電流を
LA/ad以下にとどめるためには、バリアの高さ、従
ってトランジスタにおいてはコレクタバリアの高さh=
300meV以上を必要とする。尚、77にの低温下
では150meνを必要とする。
このようにベース−コレクタ間の耐圧に関しては、コレ
クタバリアの高さhが、少なくとも300meν以上が
望まれるものであるが、このバリアを単純に大とする場
合には、前述したようにXハンド及びLバンドに存在す
る高エネルギーの電子しかコレクタバリアを超えること
ができないことになってその散乱確率が大となり電流利
得βが低下することになる。従って、現存のHETにお
いては、電流利得βは高さ 0.1程度であり、トラン
ジスタとしての望まれる電流利得βの値、例えば10〜
100程度には遠く及ばない。しかも上述した耐圧等の
問題から77にという低温下での使用を対象とするもの
であり、到底室温ないしはこれに近い高温下での動作は
期待することができなかった。
クタバリアの高さhが、少なくとも300meν以上が
望まれるものであるが、このバリアを単純に大とする場
合には、前述したようにXハンド及びLバンドに存在す
る高エネルギーの電子しかコレクタバリアを超えること
ができないことになってその散乱確率が大となり電流利
得βが低下することになる。従って、現存のHETにお
いては、電流利得βは高さ 0.1程度であり、トラン
ジスタとしての望まれる電流利得βの値、例えば10〜
100程度には遠く及ばない。しかも上述した耐圧等の
問題から77にという低温下での使用を対象とするもの
であり、到底室温ないしはこれに近い高温下での動作は
期待することができなかった。
本発明は上述した諸問題を同時に満足でき、しかも室温
ないしは室温に近い高温下での動作を可能にした半導体
装置特にHETを提供するものである。
ないしは室温に近い高温下での動作を可能にした半導体
装置特にHETを提供するものである。
本発明は第1図に示すように夫々m−v族化合物半導体
即ち、 In)< (Δly Ga+−y ) 1−X Pz^
5l−2・+ ++ (11で表現される化合物半導体
層より成るエミッタ層(21) (!:、ヘ−スrf#
(23)と、コレクタ層(25)と、史にこれらMFi
間に設けられたエミッタバリアI’F(22)と、コレ
クタバリア層(24)とを有して成り、特にベースPi
(23)において上記一般式+11においてQ<x≦1
.0≦y≦1に選定し、且−ノXの(直が少なくともエ
ミッタff1(2+)におけるx (1/rよ幻大に選
定され【1゜l!11 JH,ヘー スI′Fi(23
)として■族金属中にInが少なくとも一部置換され、
■つエミッタWJ(21)におけるそれより大なる置換
量をもって溝底する。このようにして、ベースLf(2
3)におりる電子親和力即ち真空レベルからのエネルギ
ー幅をエミッタl’W(21)におけるそれより大にす
る。
即ち、 In)< (Δly Ga+−y ) 1−X Pz^
5l−2・+ ++ (11で表現される化合物半導体
層より成るエミッタ層(21) (!:、ヘ−スrf#
(23)と、コレクタ層(25)と、史にこれらMFi
間に設けられたエミッタバリアI’F(22)と、コレ
クタバリア層(24)とを有して成り、特にベースPi
(23)において上記一般式+11においてQ<x≦1
.0≦y≦1に選定し、且−ノXの(直が少なくともエ
ミッタff1(2+)におけるx (1/rよ幻大に選
定され【1゜l!11 JH,ヘー スI′Fi(23
)として■族金属中にInが少なくとも一部置換され、
■つエミッタWJ(21)におけるそれより大なる置換
量をもって溝底する。このようにして、ベースLf(2
3)におりる電子親和力即ち真空レベルからのエネルギ
ー幅をエミッタl’W(21)におけるそれより大にす
る。
即ち本発明においては、各5(21)〜(25)におけ
るコンダクションハンドの底のハンドモデルを示した第
2図によって明らかなように、ベースWj(23)にお
けるコンダクションハンドの底を、エミッタFf(21
)におけるコンダクションハンドの底より低い位置の、
例えばフェルミレベルEFより低い位置に在らしめて、
ここにおけるキャリア(電子)の量を大にする。
るコンダクションハンドの底のハンドモデルを示した第
2図によって明らかなように、ベースWj(23)にお
けるコンダクションハンドの底を、エミッタFf(21
)におけるコンダクションハンドの底より低い位置の、
例えばフェルミレベルEFより低い位置に在らしめて、
ここにおけるキャリア(電子)の量を大にする。
第3図は、各m−v族化合物におけるその格子定数と更
にこれらのコンダクションバンドの底のエネルギーを示
したもので、同図において破線部分は、そのコンダクシ
ョンバンドを示し、実線部分は禁止帯幅即ちエネルギー
バンドギヤノブを示す。従って実線の下端はバレンスパ
ント(1iriTh 子帯)の上端のエネルギー位置を
示すものである。
にこれらのコンダクションバンドの底のエネルギーを示
したもので、同図において破線部分は、そのコンダクシ
ョンバンドを示し、実線部分は禁止帯幅即ちエネルギー
バンドギヤノブを示す。従って実線の下端はバレンスパ
ント(1iriTh 子帯)の上端のエネルギー位置を
示すものである。
これより明らかなように例えばGaAsとInAsの各
m−v族化合物を比較するに、InAsはGaAsに比
してそのコンダクションバンドの底の位置が、真空レベ
ルより遠い即ち電子親和力が大きい。従って例えばGa
AsとInAsの混晶によるm−v族化合物半導体を形
成する場合、この両者の混合比によって、言い換えれば
GaとInの置換量の比によって、両者のコンダクショ
ンバンドの底の位置を結ぶ鎖線(33)の直線上におい
て任意の値に選ぶことができることになる。
m−v族化合物を比較するに、InAsはGaAsに比
してそのコンダクションバンドの底の位置が、真空レベ
ルより遠い即ち電子親和力が大きい。従って例えばGa
AsとInAsの混晶によるm−v族化合物半導体を形
成する場合、この両者の混合比によって、言い換えれば
GaとInの置換量の比によって、両者のコンダクショ
ンバンドの底の位置を結ぶ鎖線(33)の直線上におい
て任意の値に選ぶことができることになる。
尚、GaAsとInAsとは、Lハントとxハ゛ント′
におけるエネルギーについては両者に余り相違がないに
も拘らず、「ハンドに関しては、InAsはGaAsに
比してかり低いエネルギーレベルを有することが知られ
ている。
におけるエネルギーについては両者に余り相違がないに
も拘らず、「ハンドに関しては、InAsはGaAsに
比してかり低いエネルギーレベルを有することが知られ
ている。
上述したように本発明においては、そのベース層におい
て電子親和力の大なるInを含む半導体層によって構成
したことによって、ここにおけるキャリア(’21i子
)の密度を上げることができるので、このベース抵抗を
小とすることができ、これに対するオーミックコンタク
トを良好に行うことができると共に更にこのベース層の
全域においてベース電圧が良好に印加されるようにする
ことができる。更にまたこのベース層におけるキャリア
の量を、従前と同程度に選定するものとすれば、従前に
比してこのベース幅、従ってベース層(23)の厚さを
、より小とすることができることになり、これによって
電流利得βの向上が図られることになる。
て電子親和力の大なるInを含む半導体層によって構成
したことによって、ここにおけるキャリア(’21i子
)の密度を上げることができるので、このベース抵抗を
小とすることができ、これに対するオーミックコンタク
トを良好に行うことができると共に更にこのベース層の
全域においてベース電圧が良好に印加されるようにする
ことができる。更にまたこのベース層におけるキャリア
の量を、従前と同程度に選定するものとすれば、従前に
比してこのベース幅、従ってベース層(23)の厚さを
、より小とすることができることになり、これによって
電流利得βの向上が図られることになる。
また前述したように、このベース層における「ハンドが
低下することによってコレクタバリア層の高さは充分大
となすことができ、従って耐圧の向上を図りつつコレク
タ電流がLハンド、Xハンドの電子にのみ依存すること
従って敗乱鏡率の増大を回避できて、電流利得βの向上
を図ることができるのである。
低下することによってコレクタバリア層の高さは充分大
となすことができ、従って耐圧の向上を図りつつコレク
タ電流がLハンド、Xハンドの電子にのみ依存すること
従って敗乱鏡率の増大を回避できて、電流利得βの向上
を図ることができるのである。
更に第1図を参照して本発明による半導体装置、即ちホ
ットエレクトロントランジスタ(HET)を説明する。
ットエレクトロントランジスタ(HET)を説明する。
この例においては、コレクタFi(25)を構成する半
導体基体例えばn型のGaAs単結晶基体を設け、これ
の上に、コレクタバリア層となる真性の^1GaAs半
導体層を設け、更にこれの上にn型のInGaAs半導
体層より成るベース層(23)を設け、更にこれの上に
真性の^lGaAsより成るエミッタバリア7!(22
)を設け、更にこれの上にn型の高不純物濃度を有する
GaAs層より成るエミッタ層(21)を設ける。これ
ら各層(24) 、 (23) 。
導体基体例えばn型のGaAs単結晶基体を設け、これ
の上に、コレクタバリア層となる真性の^1GaAs半
導体層を設け、更にこれの上にn型のInGaAs半導
体層より成るベース層(23)を設け、更にこれの上に
真性の^lGaAsより成るエミッタバリア7!(22
)を設け、更にこれの上にn型の高不純物濃度を有する
GaAs層より成るエミッタ層(21)を設ける。これ
ら各層(24) 、 (23) 。
(22)及び(21)は、MOCVD (Metal
OrganicChrmical Vapor Dep
osition )法、M B E (Molecul
arBeam Epitaxい法等によって一連の作業
として連続エビクキシーによって形成することができる
。
OrganicChrmical Vapor Dep
osition )法、M B E (Molecul
arBeam Epitaxい法等によって一連の作業
として連続エビクキシーによって形成することができる
。
また、エミッタ層(21)とエミッタバリア1(22)
の各エピタキシャル層は、例えばその一部がエツチング
によって除去されてベース層(23)の一部を外部に露
出するようにして、ここにベース電極(26)をオーミ
ックに被着するようになし得る。
の各エピタキシャル層は、例えばその一部がエツチング
によって除去されてベース層(23)の一部を外部に露
出するようにして、ここにベース電極(26)をオーミ
ックに被着するようになし得る。
(27)は、エミッタFi (21)上にオーミックに
被着されたエミッタ電極、 (28)はコレクタ1!(
25)にオーミ・ツクに被着されたコレクタ電極を示す
。
被着されたエミッタ電極、 (28)はコレクタ1!(
25)にオーミ・ツクに被着されたコレクタ電極を示す
。
また(30)及び(31)は例えば酸化物層等より成る
絶縁層を示す。
絶縁層を示す。
尚、第1図で示した例においては、コレクタ層(25)
がGaAs基体自体によって構成した場合であるが、成
る場合は、高不純物濃度即ち低比抵抗のn型の例えばG
aAs基板を設け、これの上にコレクタFi(25)を
エピタキシャル成長させることもできる。この場合にお
いて、各Fi(25)〜(21)は連続的にMOCVD
法或いはMBE法によって一連の作業でエピタキシャル
成長させることができる。
がGaAs基体自体によって構成した場合であるが、成
る場合は、高不純物濃度即ち低比抵抗のn型の例えばG
aAs基板を設け、これの上にコレクタFi(25)を
エピタキシャル成長させることもできる。この場合にお
いて、各Fi(25)〜(21)は連続的にMOCVD
法或いはMBE法によって一連の作業でエピタキシャル
成長させることができる。
実施例1
第1図に示した構造において、コレクタFf(25)と
してn型の高濃度のGaAs半導体層を5000人の厚
みに形成した。またコレクタバリア1(24)として、
^10.2 G ao、s A sの真性半導体層を1
000人の厚さに診成し、またベース層(23)として
Ino、s Gao、s Asのn型層を300人の厚
さに形成し、エミッタバリア層(22χとして真性のA
lo、s Gao、s Asを80人の厚さに形成し、
これの上にエミッタ15(21)として3000人の厚
さをもってn型の高濃度のGaAsを形成した。
してn型の高濃度のGaAs半導体層を5000人の厚
みに形成した。またコレクタバリア1(24)として、
^10.2 G ao、s A sの真性半導体層を1
000人の厚さに診成し、またベース層(23)として
Ino、s Gao、s Asのn型層を300人の厚
さに形成し、エミッタバリア層(22χとして真性のA
lo、s Gao、s Asを80人の厚さに形成し、
これの上にエミッタ15(21)として3000人の厚
さをもってn型の高濃度のGaAsを形成した。
この場合のベースFt(23)とコレクタバリア層(2
4)間のバリアの高さhは約300meνとなった。
4)間のバリアの高さhは約300meνとなった。
従ってこの場合、rバンドの電子がコレクタバリアを乗
り超えてコレクタに向うことができるようになし得るも
のであり、またこの程度のバリアの高さhが得られれば
、少なくとも低温動作においては、トランジスタ動作を
なさしめ得る。
り超えてコレクタに向うことができるようになし得るも
のであり、またこの程度のバリアの高さhが得られれば
、少なくとも低温動作においては、トランジスタ動作を
なさしめ得る。
実施例2
コレクタrN(25)として厚さ5000人の高濃度n
型のGaAsより構成し、コレクタバリア層(24)と
して厚さ1ooo人の真性の八10,4 Gao、GA
s層より構成し、ベースrf!I(23)として厚さが
100人のn型のI no2G ao、s A smに
よって構成し、エミッタバリア層として厚さ 150人
の真性のA Io、s Gao、s As層によって構
成し、エミッタFf(21)を厚さ3000人の高濃度
n型のGaAsによって形成した場合である。この場合
、ベースI?4(23)及びコレクタバリア[(24)
との間のバリアの高さhは約600o+eVとなった。
型のGaAsより構成し、コレクタバリア層(24)と
して厚さ1ooo人の真性の八10,4 Gao、GA
s層より構成し、ベースrf!I(23)として厚さが
100人のn型のI no2G ao、s A smに
よって構成し、エミッタバリア層として厚さ 150人
の真性のA Io、s Gao、s As層によって構
成し、エミッタFf(21)を厚さ3000人の高濃度
n型のGaAsによって形成した場合である。この場合
、ベースI?4(23)及びコレクタバリア[(24)
との間のバリアの高さhは約600o+eVとなった。
このような構成によれば、そのバリアhが高いことによ
って室温でも充分な耐圧が得られ、従って室温動作が成
し得るHETが得られる。この場合rハンドのエネルギ
ーよりも可成りそのバリアが高くなってXバンド及びL
バンドの影響が大となるものであるが、この場合ベース
層の厚さを実施例1に比し1/3にしたことによって、
電流利得βの低下を回避できる。また、この場合におい
ても、面述したように、ベースFf(23)の電子親和
力が犬とされたことによって、ここにおけるキャリア密
度が大にされているのでベース層の厚さを小としたこと
によるベース抵抗の低下は補償できる。
って室温でも充分な耐圧が得られ、従って室温動作が成
し得るHETが得られる。この場合rハンドのエネルギ
ーよりも可成りそのバリアが高くなってXバンド及びL
バンドの影響が大となるものであるが、この場合ベース
層の厚さを実施例1に比し1/3にしたことによって、
電流利得βの低下を回避できる。また、この場合におい
ても、面述したように、ベースFf(23)の電子親和
力が犬とされたことによって、ここにおけるキャリア密
度が大にされているのでベース層の厚さを小としたこと
によるベース抵抗の低下は補償できる。
実施例1及び2を比較しても明らかなように、ベース層
におけるlnの添加量が大きいときは、コレクタ層とコ
レクタバリア層とのバリアの高さhを大にすることがで
き、耐圧が大となるが、反面、このバリアの高さhがr
バンドのレベルより高くなってXバンド、Lバンドの影
響が支配的になり、これに伴って電子散乱確率が増大し
、電流利得βの低下のおそれが出てくるが、ベース層に
おける電子親和力が大きくそのキャリア密度が大とされ
ていることから、ベース抵抗を一定とするものであれば
、ベース層の厚さを、キャリア密度の増大分に相当して
薄くすることができるので、これになる。
におけるlnの添加量が大きいときは、コレクタ層とコ
レクタバリア層とのバリアの高さhを大にすることがで
き、耐圧が大となるが、反面、このバリアの高さhがr
バンドのレベルより高くなってXバンド、Lバンドの影
響が支配的になり、これに伴って電子散乱確率が増大し
、電流利得βの低下のおそれが出てくるが、ベース層に
おける電子親和力が大きくそのキャリア密度が大とされ
ていることから、ベース抵抗を一定とするものであれば
、ベース層の厚さを、キャリア密度の増大分に相当して
薄くすることができるので、これになる。
しかしながら、Inの添加量が増加する場合、をきたし
て転位が発生する恐れが生じてくる。
て転位が発生する恐れが生じてくる。
第4図中曲線(41)は、このInk G al−×A
sの格子定数aとAly Ga1−y Asの格子定
数との差Δaの、格子定数aに対する割合と、その格子
不一致による転位が発生し始める層厚りとの関係を測定
した結果を示すもので、この曲線(41)より左側にお
いて転位が発生せず右側において転位が発生する。
sの格子定数aとAly Ga1−y Asの格子定
数との差Δaの、格子定数aに対する割合と、その格子
不一致による転位が発生し始める層厚りとの関係を測定
した結果を示すもので、この曲線(41)より左側にお
いて転位が発生せず右側において転位が発生する。
今、例えば月0.4 Gao、s AsとIno、2G
ao、s Asとの場合をみると、この場合の格子不整
合即ちΔa / aは約1.4%であるので欠陥なしに
エピタキシャル積層できる層の厚さの限界は約200人
程度であり、これまり層厚を大にする場合には転位の発
生のおそれが生じることになる。従って使用目的等に応
じて例えばベース広がり抵抗等の問題から、このベース
層の厚さを大にしたい場合に、この欠陥の発生が問題と
なってくる場合がある。この場合には、このベース層を
歪超格子の構成とすることによって、ベース層の厚さを
充分大にしても格子不一致による転位等の欠陥の発生を
回避できる。この場合の例を説明する。
ao、s Asとの場合をみると、この場合の格子不整
合即ちΔa / aは約1.4%であるので欠陥なしに
エピタキシャル積層できる層の厚さの限界は約200人
程度であり、これまり層厚を大にする場合には転位の発
生のおそれが生じることになる。従って使用目的等に応
じて例えばベース広がり抵抗等の問題から、このベース
層の厚さを大にしたい場合に、この欠陥の発生が問題と
なってくる場合がある。この場合には、このベース層を
歪超格子の構成とすることによって、ベース層の厚さを
充分大にしても格子不一致による転位等の欠陥の発生を
回避できる。この場合の例を説明する。
実施例3
ようにする。この場合、不純物ドーピングは1、GaA
s層にのみ行うことができる。またベースバリア層(2
2)は真性のA Io、3 Gao、v^S層によって
形成し、エミッタFW(21)は高濃度n型のGaAs
によって形成した。また、この場合、ベース層(23)
における歪超格子を構成する各1nGaAsとGaAs
の各層は例えば100人に選定し全体として500人の
厚さに選定する。
s層にのみ行うことができる。またベースバリア層(2
2)は真性のA Io、3 Gao、v^S層によって
形成し、エミッタFW(21)は高濃度n型のGaAs
によって形成した。また、この場合、ベース層(23)
における歪超格子を構成する各1nGaAsとGaAs
の各層は例えば100人に選定し全体として500人の
厚さに選定する。
この構成によるコンダクションバンドのエネルギーレベ
ルのモデル図を第5図に示す。この場合ベース1!(2
3)における電子のレベルはInGaAs1’Wにおけ
るポテンシャル井戸の中に生じ、その基底レベルはこの
井戸の底に近い所に生じている。従ってこの場合におい
ても、この実質的なコレクタバリアの高さhは、このI
nGaAsFfとコレクタバリア層のコンダクションバ
ンドの底の差に対応して生じる。
ルのモデル図を第5図に示す。この場合ベース1!(2
3)における電子のレベルはInGaAs1’Wにおけ
るポテンシャル井戸の中に生じ、その基底レベルはこの
井戸の底に近い所に生じている。従ってこの場合におい
ても、この実質的なコレクタバリアの高さhは、このI
nGaAsFfとコレクタバリア層のコンダクションバ
ンドの底の差に対応して生じる。
尚、このようにベースJtffl(23)を超格子とし
た場合の設計の自由度はIn)< Ga1−×AsとG
aAsの各層のX値をO<x≦1の範囲内のX値、層厚
、周期の更に本発明は、上述した各側に限らず例えば本
出願人の出願に斯る特願昭58−82807号で提案し
た半導体装置に適用することもできる。これについて簡
単に説明する。
た場合の設計の自由度はIn)< Ga1−×AsとG
aAsの各層のX値をO<x≦1の範囲内のX値、層厚
、周期の更に本発明は、上述した各側に限らず例えば本
出願人の出願に斯る特願昭58−82807号で提案し
た半導体装置に適用することもできる。これについて簡
単に説明する。
すなわち、特願昭58−82807号で提案した半導体
装置はHETよって論理回路、例えばインバーター回路
を構成する場合において、その高速論理素子HETと負
荷抵抗素子間の配線容量が速度を落す大きな要因となる
ことに鑑み、HET構造におインバーター回路を構成し
て前述した配線容量に基くスイッチング速度の低下を回
避するとか、そのほか種々の機能を奏せしめ得て多岐に
わたる使用態様をとり得るようにしたものである。
装置はHETよって論理回路、例えばインバーター回路
を構成する場合において、その高速論理素子HETと負
荷抵抗素子間の配線容量が速度を落す大きな要因となる
ことに鑑み、HET構造におインバーター回路を構成し
て前述した配線容量に基くスイッチング速度の低下を回
避するとか、そのほか種々の機能を奏せしめ得て多岐に
わたる使用態様をとり得るようにしたものである。
第6図を参照してその一例を説明する。第6図において
第1図の各部と対応する部分には同一符号を付して重複
説明を省略するが、この例においては、n”−GaAs
基板より成る付加半導体Jt5(60)を設け、これの
上に例えば真性の^lGaAsより成るトンネルバリア
層(61)を設けて、これの上に順り層(25)の一部
を外部に露出するエツチングを層(21)〜(24)に
ついて行い、ここにコレクタ電極(26)をオーミック
に被着し、付加半導体層(60)にオーt +7りに電
極(62)を被着して端子(21) 、エミッタバリア
層(22) 、ベース層(23)、コレクタバリア層(
24) 、コレクタ層(25)より成るHET素子Tと
、第6トンネルバリア層(61)の抵抗より成る負荷抵
抗Rとのインバーター回路となる。
第1図の各部と対応する部分には同一符号を付して重複
説明を省略するが、この例においては、n”−GaAs
基板より成る付加半導体Jt5(60)を設け、これの
上に例えば真性の^lGaAsより成るトンネルバリア
層(61)を設けて、これの上に順り層(25)の一部
を外部に露出するエツチングを層(21)〜(24)に
ついて行い、ここにコレクタ電極(26)をオーミック
に被着し、付加半導体層(60)にオーt +7りに電
極(62)を被着して端子(21) 、エミッタバリア
層(22) 、ベース層(23)、コレクタバリア層(
24) 、コレクタ層(25)より成るHET素子Tと
、第6トンネルバリア層(61)の抵抗より成る負荷抵
抗Rとのインバーター回路となる。
第7図は、この装置のコンダクションバンドのエネルギ
ーモデル図で、第8図−八はその電圧が印加されない状
態を示し、第8図−B中実線(太線)は、端子E及び8
間に電圧Vccを印加した状態を示し、同図中破線は、
この場合に、端子B及びE間に、オン電圧VBi+を印
加した状態を示す。
ーモデル図で、第8図−八はその電圧が印加されない状
態を示し、第8図−B中実線(太線)は、端子E及び8
間に電圧Vccを印加した状態を示し、同図中破線は、
この場合に、端子B及びE間に、オン電圧VBi+を印
加した状態を示す。
この場合、トンネルバリアN (61)によって上述の
負荷抵抗Rが得られる。
負荷抵抗Rが得られる。
このトンネルバリア抵抗について考察する。すなわち、
今、GaAs/^lGaAs/ GaAs系についてみ
るに、この場合のこのバリアにおける電流■−電電圧時
特性、バリアの高さによって変イヒすると共に、その幅
等によっても変化する。したがって、このバリアの高さ
、幅等を選定することによって抵抗R−V/Iで定義さ
れる抵抗は、電流依存性を持ち、この構成による抵抗R
は非線型抵抗となる。すな素子のオン及びオフ時の夫々
のコレクタ電流1cるHETに通用することもできるも
のであり、この場合においても、そのHET部のベース
J!(23)において電子親和力の大きいInを添加し
た層、或いは、これらを含む歪超格子とすることができ
る。
今、GaAs/^lGaAs/ GaAs系についてみ
るに、この場合のこのバリアにおける電流■−電電圧時
特性、バリアの高さによって変イヒすると共に、その幅
等によっても変化する。したがって、このバリアの高さ
、幅等を選定することによって抵抗R−V/Iで定義さ
れる抵抗は、電流依存性を持ち、この構成による抵抗R
は非線型抵抗となる。すな素子のオン及びオフ時の夫々
のコレクタ電流1cるHETに通用することもできるも
のであり、この場合においても、そのHET部のベース
J!(23)において電子親和力の大きいInを添加し
た層、或いは、これらを含む歪超格子とすることができ
る。
上述したように本発明構成においては、そのベース層を
Inを添加して電子親和力の大なる層としたことによっ
て、そのキャリア密度を大としたので、これによってベ
ース層が一定であるとすれば、このベース抵抗を小さく
することができ、ベース電圧がベース層の各部に確実に
与えられるようにすることができ、またこのベース層に
対するオーミックコンタクトが良好に且つ容易に行うこ
とができるものである。またベース抵抗を一定とする場
合においては、ここにおけるキャリア密度を増加させ得
たことによって、このベース層の厚さを動作ないしは室
温に近い高温動作が可能となる等実用に供してその利益
は大である。
Inを添加して電子親和力の大なる層としたことによっ
て、そのキャリア密度を大としたので、これによってベ
ース層が一定であるとすれば、このベース抵抗を小さく
することができ、ベース電圧がベース層の各部に確実に
与えられるようにすることができ、またこのベース層に
対するオーミックコンタクトが良好に且つ容易に行うこ
とができるものである。またベース抵抗を一定とする場
合においては、ここにおけるキャリア密度を増加させ得
たことによって、このベース層の厚さを動作ないしは室
温に近い高温動作が可能となる等実用に供してその利益
は大である。
第1図は本発明による半導体層の一例の路線的拡大断面
図、第2図はその説明に供するコンダクションバンドの
エネルギーモデル図、第3図は各■−■族化合物の格子
定数とエネルギーバンドの各エネルギーを示す図、第4
図は格子定数の差と格子定数との割合に対する転位発生
の層厚の関係を示す図、第5図は本発明装置の他のコン
ダクションバンドのエネルギーモデル図、第6図は本発
明装置の他の例の路線的拡大断面図、第7図はその等価
回路図、第8図はその説明に供するコンダクションバン
ドのエネルギーモデル図、第9図はその動作特性図、第
10図は従来のホットエレクトロントランジスタの路線
的構成図、第11図A及びBはその説明に供するコンダ
クションバンドのエネルギーモデル図、第12図は電子
エネルギーと散乱確率との関係を示す図、第13図はホ
ットエレクトロントランジスタの説明に供するダイオー
ド構タバリア層、(25)・・・・コレクタ層。 第10図 第12図 第13図 第14図 出 曲幅會I−I−I 雪り言 −イirニー4^−
酵謙手続補正書 昭和60年3月γ 日 特許庁長官 志 賀 学 殿1、事件の表示 昭和59年 特 許 願 ?S224090号2°B
’!IJ (D’t +iF 半導体装置3゜
補正をする者 事件との関係 特許出願人 4、補正命令の日付 昭和 年 月 日Jl)
5.7iti正により増カリ、する発明の数Il+
’/l輔言甲1零月しθ灯l不うわりC」七「示す。」
と訂正する。 (2)同、同頁、10行「示し、」を「示す、」と訂正
する。 (3)同、同頁、12行[電圧V CE Jを[電圧V
ccJと訂正する。 (4)同、同頁、18行「注入される。」の次に「この
場合、トンネル電流に比べ、サーミオニフクエミッシッ
ン電流が無視できる位のバリアの高さを有するエミッタ
バリア層とされる。」を加入する。 (5)同、第4頁下から9行「第11図B」を「第11
図A」と訂正する。 (6) 同、第16頁、2行「抵抗の低下」を「抵抗
の上昇」と訂正する。 (7)同、第17頁、2行「ベースバリア層」を「コレ
クタバリア層」と訂正する。 (8)同、第18頁、1〜2行「この場合の例」を「こ
の例」と訂正する。 (9)同、同頁、4〜15行「この例においては、・1
1通之り9・」τ六W龜フヘ1エク9・[この例におい
ては、コレクタFf(25)を3000〜5000人の
n”−GaAs、コレクタバリア層(24)を1000
人の真性のAlols Gao、 ss^Sによって構
成し、ベース層(23)はI no、2 G no、e
A sとGaAsの各原子層が交互に積層されコレク
タバリアとエミッタバリア層ン電圧 にする。n型の不純物ドーピングは、GaAs層にのみ
行うことができる。またエミッタバリア層(22)は1
00〜200人の真i生の八10.3 Gao、v^S
at、エミッタ層(21)は3000人の高濃度n型の
GaAs層によって夫々形成した。また、ベース層(2
3)における歪超格子を構成する各1nGaAsとGa
Asの各層は例えば50〜100人に選定し全体として
300〜500人の厚さに選定する。」 αφ 同、同頁17行「この場合」を削除する。 以上
図、第2図はその説明に供するコンダクションバンドの
エネルギーモデル図、第3図は各■−■族化合物の格子
定数とエネルギーバンドの各エネルギーを示す図、第4
図は格子定数の差と格子定数との割合に対する転位発生
の層厚の関係を示す図、第5図は本発明装置の他のコン
ダクションバンドのエネルギーモデル図、第6図は本発
明装置の他の例の路線的拡大断面図、第7図はその等価
回路図、第8図はその説明に供するコンダクションバン
ドのエネルギーモデル図、第9図はその動作特性図、第
10図は従来のホットエレクトロントランジスタの路線
的構成図、第11図A及びBはその説明に供するコンダ
クションバンドのエネルギーモデル図、第12図は電子
エネルギーと散乱確率との関係を示す図、第13図はホ
ットエレクトロントランジスタの説明に供するダイオー
ド構タバリア層、(25)・・・・コレクタ層。 第10図 第12図 第13図 第14図 出 曲幅會I−I−I 雪り言 −イirニー4^−
酵謙手続補正書 昭和60年3月γ 日 特許庁長官 志 賀 学 殿1、事件の表示 昭和59年 特 許 願 ?S224090号2°B
’!IJ (D’t +iF 半導体装置3゜
補正をする者 事件との関係 特許出願人 4、補正命令の日付 昭和 年 月 日Jl)
5.7iti正により増カリ、する発明の数Il+
’/l輔言甲1零月しθ灯l不うわりC」七「示す。」
と訂正する。 (2)同、同頁、10行「示し、」を「示す、」と訂正
する。 (3)同、同頁、12行[電圧V CE Jを[電圧V
ccJと訂正する。 (4)同、同頁、18行「注入される。」の次に「この
場合、トンネル電流に比べ、サーミオニフクエミッシッ
ン電流が無視できる位のバリアの高さを有するエミッタ
バリア層とされる。」を加入する。 (5)同、第4頁下から9行「第11図B」を「第11
図A」と訂正する。 (6) 同、第16頁、2行「抵抗の低下」を「抵抗
の上昇」と訂正する。 (7)同、第17頁、2行「ベースバリア層」を「コレ
クタバリア層」と訂正する。 (8)同、第18頁、1〜2行「この場合の例」を「こ
の例」と訂正する。 (9)同、同頁、4〜15行「この例においては、・1
1通之り9・」τ六W龜フヘ1エク9・[この例におい
ては、コレクタFf(25)を3000〜5000人の
n”−GaAs、コレクタバリア層(24)を1000
人の真性のAlols Gao、 ss^Sによって構
成し、ベース層(23)はI no、2 G no、e
A sとGaAsの各原子層が交互に積層されコレク
タバリアとエミッタバリア層ン電圧 にする。n型の不純物ドーピングは、GaAs層にのみ
行うことができる。またエミッタバリア層(22)は1
00〜200人の真i生の八10.3 Gao、v^S
at、エミッタ層(21)は3000人の高濃度n型の
GaAs層によって夫々形成した。また、ベース層(2
3)における歪超格子を構成する各1nGaAsとGa
Asの各層は例えば50〜100人に選定し全体として
300〜500人の厚さに選定する。」 αφ 同、同頁17行「この場合」を削除する。 以上
Claims (1)
- 夫々III−V族化合物半導体層より成るエミッタ層と
、ベース層と、コレクタ層と、これら各層間に設けられ
たエミッタバリア層と、コレクタバリア層とを有し、上
記ベース層はInが含まれて上記エミッタ層に比し電子
親和力が大なる半導体層とされたことを特徴とする半導
体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59224090A JPH0758774B2 (ja) | 1984-10-26 | 1984-10-26 | 半導体装置 |
| US06/713,636 US4758870A (en) | 1984-10-26 | 1985-03-19 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59224090A JPH0758774B2 (ja) | 1984-10-26 | 1984-10-26 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61102774A true JPS61102774A (ja) | 1986-05-21 |
| JPH0758774B2 JPH0758774B2 (ja) | 1995-06-21 |
Family
ID=16808389
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59224090A Expired - Lifetime JPH0758774B2 (ja) | 1984-10-26 | 1984-10-26 | 半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4758870A (ja) |
| JP (1) | JPH0758774B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS624366A (ja) * | 1985-07-01 | 1987-01-10 | Fujitsu Ltd | ホツトエレクトロントランジスタ |
| JPS63174363A (ja) * | 1987-01-14 | 1988-07-18 | Agency Of Ind Science & Technol | ホツトエレクトロントランジスタ |
| JPH01124258A (ja) * | 1987-11-09 | 1989-05-17 | Nec Corp | バイポーラトランジスタの製造方法 |
| US5019524A (en) * | 1987-08-24 | 1991-05-28 | Hitachi, Ltd. | Method of manufacturing a heterojunction bipolar transistor |
| US5063167A (en) * | 1987-07-16 | 1991-11-05 | Mitsubishi Denki Kabushiki Kaisha | Method of producing a bipolar transistor with spacers |
| US5160994A (en) * | 1990-02-19 | 1992-11-03 | Nec Corporation | Heterojunction bipolar transistor with improved base layer |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5059545A (en) * | 1985-08-23 | 1991-10-22 | Texas Instruments Incorporated | Three terminal tunneling device and method |
| GB2191036A (en) * | 1986-05-23 | 1987-12-02 | Philips Electronic Associated | Hot charge-carrier transistors |
| US5221367A (en) * | 1988-08-03 | 1993-06-22 | International Business Machines, Corp. | Strained defect-free epitaxial mismatched heterostructures and method of fabrication |
| US4912539A (en) * | 1988-08-05 | 1990-03-27 | The University Of Michigan | Narrow-band-gap base transistor structure with dual collector-base barrier including a graded barrier |
| US5206524A (en) * | 1988-09-28 | 1993-04-27 | At&T Bell Laboratories | Heterostructure bipolar transistor |
| US4939562A (en) * | 1989-04-07 | 1990-07-03 | Raytheon Company | Heterojunction bipolar transistors and method of manufacture |
| JPH03229426A (ja) * | 1989-11-29 | 1991-10-11 | Texas Instr Inc <Ti> | 集積回路及びその製造方法 |
| US5055891A (en) * | 1990-05-31 | 1991-10-08 | Hewlett-Packard Company | Heterostructure transistor using real-space electron transfer |
| US5646418A (en) * | 1990-11-02 | 1997-07-08 | Texas Instruments Incorporated | Quantum effect switching device |
| US5234848A (en) * | 1991-11-05 | 1993-08-10 | Texas Instruments Incorporated | Method for fabricating lateral resonant tunneling transistor with heterojunction barriers |
| JP3361135B2 (ja) * | 1991-12-20 | 2003-01-07 | テキサス インスツルメンツ インコーポレイテツド | 量子効果論理ユニットとその製造方法 |
| US5179037A (en) * | 1991-12-24 | 1993-01-12 | Texas Instruments Incorporated | Integration of lateral and vertical quantum well transistors in the same epitaxial stack |
| JP3323544B2 (ja) * | 1992-08-21 | 2002-09-09 | 株式会社日立製作所 | 半導体装置 |
| US5400739A (en) * | 1992-10-09 | 1995-03-28 | Texas Instruments Incorporated | Method for controlling thin film growth of compound semiconductors using mass spectrometer detectors |
| US5346851A (en) * | 1992-11-20 | 1994-09-13 | Texas Instruments Incorporated | Method of fabricating Shannon Cell circuits |
| US5436469A (en) * | 1994-06-15 | 1995-07-25 | Moll; Nicolas J. | Band minima transistor |
| US5716859A (en) * | 1995-12-22 | 1998-02-10 | The Whitaker Corporation | Method of fabricating a silicon BJT |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58197770A (ja) * | 1982-05-12 | 1983-11-17 | Sony Corp | 半導体装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2493047A1 (fr) * | 1980-10-28 | 1982-04-30 | Thomson Csf | Transistor emetteur-recepteur de lumiere pour telecommunications a l'alternat sur fibre optique |
| US4608586A (en) * | 1984-05-11 | 1986-08-26 | At&T Bell Laboratories | Back-illuminated photodiode with a wide bandgap cap layer |
-
1984
- 1984-10-26 JP JP59224090A patent/JPH0758774B2/ja not_active Expired - Lifetime
-
1985
- 1985-03-19 US US06/713,636 patent/US4758870A/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58197770A (ja) * | 1982-05-12 | 1983-11-17 | Sony Corp | 半導体装置 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS624366A (ja) * | 1985-07-01 | 1987-01-10 | Fujitsu Ltd | ホツトエレクトロントランジスタ |
| JPS63174363A (ja) * | 1987-01-14 | 1988-07-18 | Agency Of Ind Science & Technol | ホツトエレクトロントランジスタ |
| US5063167A (en) * | 1987-07-16 | 1991-11-05 | Mitsubishi Denki Kabushiki Kaisha | Method of producing a bipolar transistor with spacers |
| US5019524A (en) * | 1987-08-24 | 1991-05-28 | Hitachi, Ltd. | Method of manufacturing a heterojunction bipolar transistor |
| JPH01124258A (ja) * | 1987-11-09 | 1989-05-17 | Nec Corp | バイポーラトランジスタの製造方法 |
| US5160994A (en) * | 1990-02-19 | 1992-11-03 | Nec Corporation | Heterojunction bipolar transistor with improved base layer |
Also Published As
| Publication number | Publication date |
|---|---|
| US4758870A (en) | 1988-07-19 |
| JPH0758774B2 (ja) | 1995-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61102774A (ja) | 半導体装置 | |
| US4792832A (en) | Superlattice semiconductor having high carrier density | |
| EP0549373B1 (en) | Tunnel transistor and method of manufacturing same | |
| JP3393602B2 (ja) | 半導体装置 | |
| JPS5943097B2 (ja) | 半導体デバイス | |
| JPH038340A (ja) | ヘテロ接合バイポーラトランジスタ | |
| EP0521696A1 (en) | Self-doped high performance complementary heterojunction field effect transistor | |
| US4395722A (en) | Heterojunction transistor | |
| JP2001085671A (ja) | 電界効果型半導体装置 | |
| JPS62274783A (ja) | 半導体装置 | |
| EP0200933B1 (en) | Heterojunction transistor having bipolar characteristics | |
| CN116169157A (zh) | 一种氧化镓器件及制备方法 | |
| US5912480A (en) | Heterojunction semiconductor device | |
| JP2929898B2 (ja) | バンド間トンネル電界効果トランジスタ | |
| JP2023178027A (ja) | 電界効果トランジスタ | |
| JPS6242569A (ja) | 電界効果型トランジスタ | |
| JPS61268069A (ja) | 半導体装置 | |
| JPH0252863B2 (ja) | ||
| JPH04208537A (ja) | 電界効果トランジスタ | |
| JPS633467A (ja) | 半導体装置 | |
| EP0196517A1 (en) | Compound semiconductor device | |
| JPH0541355A (ja) | 変調半導体材料およびそれを用いた半導体装置 | |
| JP3149685B2 (ja) | バレー電流を低減した共鳴トンネリング・ダイオード | |
| JPH0620142B2 (ja) | 半導体装置 | |
| JPH07107902B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |