JPH01125560U - - Google Patents
Info
- Publication number
- JPH01125560U JPH01125560U JP1988020819U JP2081988U JPH01125560U JP H01125560 U JPH01125560 U JP H01125560U JP 1988020819 U JP1988020819 U JP 1988020819U JP 2081988 U JP2081988 U JP 2081988U JP H01125560 U JPH01125560 U JP H01125560U
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- capacitive element
- conductive layer
- layer
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Dram (AREA)
Description
第１図は本考案の一実施例を示す平面図である
。第２図及び第３図は本考案の先願に開示されて
いる例を示しており、第２図は平面図、第３図は
第２図の―線における側断面図である。 なお図面に用いた符号において、１４ａ，１４
ｂ……メモリセル、１６ａ，１６ｂ……容量素子
、２１ａ，２１ｂ，２２……電極、２３ａ，２３
ｂ……誘電体層、である。
。第２図及び第３図は本考案の先願に開示されて
いる例を示しており、第２図は平面図、第３図は
第２図の―線における側断面図である。 なお図面に用いた符号において、１４ａ，１４
ｂ……メモリセル、１６ａ，１６ｂ……容量素子
、２１ａ，２１ｂ，２２……電極、２３ａ，２３
ｂ……誘電体層、である。
Claims (1)
- 【実用新案登録請求の範囲】 スイツチング用のトランジスタと容量素子とを
用いてメモリセルが構成されており、前記容量素
子の一方の電極は前記トランジスタの一方のソー
ス・ドレイン領域に接続されており、前記容量素
子の他方の電極は誘電体層を介して前記一方の電
極上に積層されているメモリ装置において、 互いに隣接している２つのメモリセルの一方に
おける前記容量素子の前記一方の電極が第１の導
電層で形成されており、 前記２つのメモリセルの他方における前記容量
素子の前記一方の電極が前記第１の導電層とは異
なる層である第２の導電層で形成されており、 前記第１及び第２の導電層が少なくともそれら
の端部において互いに重畳しており、 前記誘電体層を介して前記第１及び第２の導電
層上に広がる第３の導電層で前記他方の電極が形
成されており、 前記第３の導電層に対する前記第１及び第２の
導電層の各々の重畳面積が互いに略等しいことを
特徴とするメモリ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1988020819U JPH0727630Y2 (ja) | 1988-02-19 | 1988-02-19 | メモリ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1988020819U JPH0727630Y2 (ja) | 1988-02-19 | 1988-02-19 | メモリ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01125560U true JPH01125560U (ja) | 1989-08-28 |
| JPH0727630Y2 JPH0727630Y2 (ja) | 1995-06-21 |
Family
ID=31237508
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1988020819U Expired - Lifetime JPH0727630Y2 (ja) | 1988-02-19 | 1988-02-19 | メモリ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0727630Y2 (ja) |
-
1988
- 1988-02-19 JP JP1988020819U patent/JPH0727630Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0727630Y2 (ja) | 1995-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970071090A (ko) | 액티브 매트릭스 기판 및 그 제조 방법 | |
| JPWO2023152595A5 (ja) | ||
| JPH0183350U (ja) | ||
| JPS62120354U (ja) | ||
| KR910010750A (ko) | 반도체 기억장치 | |
| JPS61157927U (ja) | ||
| JPH0256462U (ja) | ||
| JPH0472624U (ja) | ||
| JPH0369256U (ja) | ||
| JPH0359650U (ja) | ||
| JPH0279063U (ja) | ||
| JPH022833U (ja) | ||
| JPH03120054U (ja) | ||
| JPH0211354U (ja) | ||
| JPH0265361U (ja) | ||
| JPH0727630Y2 (ja) | メモリ装置 | |
| KR960036133A (ko) | 박막트랜지스터 및 그 제조 방법 | |
| JPH0371327U (ja) | ||
| JPS62158843U (ja) | ||
| JPS63100856U (ja) | ||
| JPS5987128U (ja) | コンデンサ装置 | |
| JPH0176066U (ja) | ||
| JPH01286368A (ja) | 絶縁ゲート形電界効果トランジスタ | |
| JPS62163921U (ja) | ||
| JPS6251762U (ja) |