JPH0183350U - - Google Patents
Info
- Publication number
- JPH0183350U JPH0183350U JP1987178058U JP17805887U JPH0183350U JP H0183350 U JPH0183350 U JP H0183350U JP 1987178058 U JP1987178058 U JP 1987178058U JP 17805887 U JP17805887 U JP 17805887U JP H0183350 U JPH0183350 U JP H0183350U
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- capacitive element
- conductive layer
- layer
- stacked
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Dram (AREA)
Description
第１図及び第２図は本考案の一実施例を示して
おり、第１図は第２図の―線における側断面
図、第２図は平面図である。第３図〜第５図は本
考案の先願に開示されている例を示しており、第
３図は第４図の―線における側断面図、第４
図は平面図、第５図は製造工程を順次に示す側断
面図である。 なお図面に用いた符号において、２３ａ，２３
ｂ……電極、３２ａ，３２ｂ……メモリセル、３
４ａ，３４ｂ……容量素子、である。
おり、第１図は第２図の―線における側断面
図、第２図は平面図である。第３図〜第５図は本
考案の先願に開示されている例を示しており、第
３図は第４図の―線における側断面図、第４
図は平面図、第５図は製造工程を順次に示す側断
面図である。 なお図面に用いた符号において、２３ａ，２３
ｂ……電極、３２ａ，３２ｂ……メモリセル、３
４ａ，３４ｂ……容量素子、である。
Claims (1)
- 【実用新案登録請求の範囲】 スイツチング用のトランジスタと容量素子とを
用いてメモリセルが構成されており、前記容量素
子の一方の電極は前記トランジスタの一方のソー
ス・ドレイン領域に接続されており、前記容量素
子の他方の電極は誘電体層を介して前記一方の電
極上に積層されているメモリ装置において、 互いに隣接している２つのメモリセルの一方に
おける前記容量素子の前記一方の電極が第１の導
電層で形成されており、 前記２つのメモリセルの他方における前記容量
素子の前記一方の電極が前記第１の導電層とは異
なる層である第２の導電層で形成されており、 前記第１及び第２の導電層が少なくともそれら
の端部において互いに重畳していることを特徴と
するメモリ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1987178058U JPH0617320Y2 (ja) | 1987-11-21 | 1987-11-21 | メモリ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1987178058U JPH0617320Y2 (ja) | 1987-11-21 | 1987-11-21 | メモリ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0183350U true JPH0183350U (ja) | 1989-06-02 |
| JPH0617320Y2 JPH0617320Y2 (ja) | 1994-05-02 |
Family
ID=31469692
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1987178058U Expired - Lifetime JPH0617320Y2 (ja) | 1987-11-21 | 1987-11-21 | メモリ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0617320Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3394728B2 (ja) * | 1999-06-21 | 2003-04-07 | 株式会社日新 | ケース |
-
1987
- 1987-11-21 JP JP1987178058U patent/JPH0617320Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0617320Y2 (ja) | 1994-05-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0372675A (ja) | 半導体記憶装置 | |
| JPS6123663B2 (ja) | ||
| JPH0183350U (ja) | ||
| JPS62190869A (ja) | 半導体記憶装置 | |
| JPH01125560U (ja) | ||
| JPH0256462U (ja) | ||
| JPS6153736U (ja) | ||
| JPH0472624U (ja) | ||
| JPS62163921U (ja) | ||
| JPS6480061A (en) | Semiconductor integrated circuit device and manufacture thereof | |
| JPH0217858U (ja) | ||
| JPH0265361U (ja) | ||
| JPH0279063U (ja) | ||
| JPH0195762U (ja) | ||
| JPS62158843U (ja) | ||
| JPH0224563U (ja) | ||
| JPS62188126U (ja) | ||
| JPH02146849U (ja) | ||
| JPS6296824U (ja) | ||
| JPS62188125U (ja) | ||
| JPH0369256U (ja) | ||
| JPH065806A (ja) | 半導体装置 | |
| JPH0388322U (ja) | ||
| JPS61112445U (ja) | ||
| JPH01123347U (ja) |