JPH01128572A - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JPH01128572A JPH01128572A JP62287059A JP28705987A JPH01128572A JP H01128572 A JPH01128572 A JP H01128572A JP 62287059 A JP62287059 A JP 62287059A JP 28705987 A JP28705987 A JP 28705987A JP H01128572 A JPH01128572 A JP H01128572A
- Authority
- JP
- Japan
- Prior art keywords
- film
- thin film
- silicon film
- polycrystalline silicon
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
Landscapes
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明は、薄膜トランジスタと９その製造方法に関する
ものであり、特に、アクティブマトリックス形平面デイ
スプレィ表示パネルに用いられる薄膜トランジスタとそ
の製造方法に関する。
ものであり、特に、アクティブマトリックス形平面デイ
スプレィ表示パネルに用いられる薄膜トランジスタとそ
の製造方法に関する。
近年大面積、高機能なアクティブマトリックス形平面デ
イスプレィ我示パネルの実現を目的として、高速なスイ
ッチング特性を有する薄膜トランジスタの開発が進めら
れている。このアクティブマトリックス形平面デイスプ
レィ表示パイルの低価格化を実現するためには、薄膜ト
ランジスタを形成する基板として安価なガラスを用いる
必要が必り、そのためには薄膜トランジスタ製造工程を
６００９Ｃ以下にする必袂がめる。そこで、６００°Ｃ
以下で製造できるソース電極、ドレイン電極として、シ
ラｙ （５ｉＨａ ）と外形またはｐ形不純物を原料と
したシリコン膜が用いられている（文献：たとえば Ｐ
、Ｇ、ＬＥＣＯＭＢＥＲＭａｔ −Ｒａｍ 、Ｓｅａ
−８ｙｍｐ−Ｆｒｏｍ −Ｖｏｌ 。
イスプレィ我示パネルの実現を目的として、高速なスイ
ッチング特性を有する薄膜トランジスタの開発が進めら
れている。このアクティブマトリックス形平面デイスプ
レィ表示パイルの低価格化を実現するためには、薄膜ト
ランジスタを形成する基板として安価なガラスを用いる
必要が必り、そのためには薄膜トランジスタ製造工程を
６００９Ｃ以下にする必袂がめる。そこで、６００°Ｃ
以下で製造できるソース電極、ドレイン電極として、シ
ラｙ （５ｉＨａ ）と外形またはｐ形不純物を原料と
したシリコン膜が用いられている（文献：たとえば Ｐ
、Ｇ、ＬＥＣＯＭＢＥＲＭａｔ −Ｒａｍ 、Ｓｅａ
−８ｙｍｐ−Ｆｒｏｍ −Ｖｏｌ 。
４９１９８５ ｐ３４１ ）。しかしながら、前記シラ
ンＣ３４Ｈａ）と外形またはｐ形不純物を原料としたシ
リコン膜の抵抗率は１１０２０ａ以上である。このため
、ソース電極およびドレイン電極の１μ惰ゲ一ト幅おた
シの抵抗値が約５ＭΩと大きくソース・ドレイン電極の
寄生折伏が大きくなる。この結果、例えば多結晶シリコ
ン膜を用−た高速なスイッチング特性を有する薄膜トラ
ンジスタを形成することが困難でおった。
ンＣ３４Ｈａ）と外形またはｐ形不純物を原料としたシ
リコン膜の抵抗率は１１０２０ａ以上である。このため
、ソース電極およびドレイン電極の１μ惰ゲ一ト幅おた
シの抵抗値が約５ＭΩと大きくソース・ドレイン電極の
寄生折伏が大きくなる。この結果、例えば多結晶シリコ
ン膜を用−た高速なスイッチング特性を有する薄膜トラ
ンジスタを形成することが困難でおった。
この発明の目的は、ソース・ドレイン電極の寄生抵抗が
小さい、薄膜トランジスタのソース・ドレイン電極とそ
の形成法を提供することにある。
小さい、薄膜トランジスタのソース・ドレイン電極とそ
の形成法を提供することにある。
本発明の薄膜トランジスタは、ソース・ドレイン電極に
、少なくともフッ素元素とケイ素元素を含有した化合物
を原料ガスとしプラズマＣＶＤ法等に・よって５００６
Ｃ程度の温度で堆積された、低抵抗なシリコン膜を用い
ることを特徴とする。また。
、少なくともフッ素元素とケイ素元素を含有した化合物
を原料ガスとしプラズマＣＶＤ法等に・よって５００６
Ｃ程度の温度で堆積された、低抵抗なシリコン膜を用い
ることを特徴とする。また。
ソース・ドレイン形成工程が、多結晶シリコン膜上にの
み多結晶シリコン膜が形成され、その他の領域ではアモ
ルファスシリコン膜が形成される工程と、ガラス基板上
のアモルファスシリコン膜のみ選択的に除去する工程と
よフなることを特徴とする。従来技術とは、ソース・ド
レイン電極、およびノース・ドレイン電極形成工程が異
なる。
み多結晶シリコン膜が形成され、その他の領域ではアモ
ルファスシリコン膜が形成される工程と、ガラス基板上
のアモルファスシリコン膜のみ選択的に除去する工程と
よフなることを特徴とする。従来技術とは、ソース・ド
レイン電極、およびノース・ドレイン電極形成工程が異
なる。
第１図を用いてこの発明による薄膜トランジスタの製造
方法の一実施例を示す。まず、第１図Ａに示すようにガ
ラス基板１０１上に多結晶クリコン膜１０２ヲ形成する
。次に、第１図Ｂに示すように例えばプラズマＣＶＤ法
により四フッ化ケイ素ガス（５ｉＦ４）、シランガス（
５ｉＨａ ） ｓ フォスフインガス（ｐＨｓ ）と水
素ガスを原料ガスとして３００６Ｃの温度で、多結晶シ
リコン膜の上に多結晶シリコン膜を形成する。該多結晶
シリコン膜はリンなどのような不゛純物を添加すること
により容易に低抵抗化する。次に、第１図Ｃに示すよう
に、低抵抗なシリコン膜１０３によってソース電極１０
４、ドレイン電極１０５を形成する。次に、ゲート絶縁
膜１０６に７’ラズマＣＶＤ法、スパッタ法等により堆
積し、例えばアルミニウムによりゲート電極１０７を形
成する。次に、第１図りのように眉間絶縁膜１０８を堆
積したのちソース電極１０４、ドレイン電極１０５上の
ゲート絶縁膜１０６および層間絶縁膜１０８にそれぞれ
コンタクトホールを開口し、これら開口を通じてソース
電極１０４、ドレイン電極１０５とそれぞれ接触した配
線１０９全形成し薄膜トランジスタを完成する。
方法の一実施例を示す。まず、第１図Ａに示すようにガ
ラス基板１０１上に多結晶クリコン膜１０２ヲ形成する
。次に、第１図Ｂに示すように例えばプラズマＣＶＤ法
により四フッ化ケイ素ガス（５ｉＦ４）、シランガス（
５ｉＨａ ） ｓ フォスフインガス（ｐＨｓ ）と水
素ガスを原料ガスとして３００６Ｃの温度で、多結晶シ
リコン膜の上に多結晶シリコン膜を形成する。該多結晶
シリコン膜はリンなどのような不゛純物を添加すること
により容易に低抵抗化する。次に、第１図Ｃに示すよう
に、低抵抗なシリコン膜１０３によってソース電極１０
４、ドレイン電極１０５を形成する。次に、ゲート絶縁
膜１０６に７’ラズマＣＶＤ法、スパッタ法等により堆
積し、例えばアルミニウムによりゲート電極１０７を形
成する。次に、第１図りのように眉間絶縁膜１０８を堆
積したのちソース電極１０４、ドレイン電極１０５上の
ゲート絶縁膜１０６および層間絶縁膜１０８にそれぞれ
コンタクトホールを開口し、これら開口を通じてソース
電極１０４、ドレイン電極１０５とそれぞれ接触した配
線１０９全形成し薄膜トランジスタを完成する。
以上説明した薄膜トランジスタの製造法によれば、ソー
ス・ドレイン領域が四フフ化ケイ素ガス（５ｉＦａ ）
ｓ シランガス（ＳイＨ４）、フォスフインガス（Ｐ
Ｈｓ ）と水素ガスを原料ガスとして形成されたシリコ
ン膜でるり、該シリコン膜では１１Ω幅以下の抵抗率を
実現できる。このため、ソース・ドレイン領域の抵抗値
は１７１ｍ ６た。り ５０にΩ以下と低い。この結果
、ソース・ドレイン電極の寄生抵抗はシラン（５ｉＨａ
）と外形またはｐ形不純物を原料としたシリコン膜を
用いたソース・ドレイン電極の寄生抵抗の１／１００に
することができ、たとえば多結晶シリコン膜を用いた高
速なスイッチング特性を有する薄膜トランジスタを実現
することができる。
ス・ドレイン領域が四フフ化ケイ素ガス（５ｉＦａ ）
ｓ シランガス（ＳイＨ４）、フォスフインガス（Ｐ
Ｈｓ ）と水素ガスを原料ガスとして形成されたシリコ
ン膜でるり、該シリコン膜では１１Ω幅以下の抵抗率を
実現できる。このため、ソース・ドレイン領域の抵抗値
は１７１ｍ ６た。り ５０にΩ以下と低い。この結果
、ソース・ドレイン電極の寄生抵抗はシラン（５ｉＨａ
）と外形またはｐ形不純物を原料としたシリコン膜を
用いたソース・ドレイン電極の寄生抵抗の１／１００に
することができ、たとえば多結晶シリコン膜を用いた高
速なスイッチング特性を有する薄膜トランジスタを実現
することができる。
また、以下の方法を用いることによって多結晶シＩＪコ
ンＷＡヲソース・ドレインとした薄膜トランジスタを簡
便に製造できる。第２図を用いてソース・ドレイン形成
の一実施例を示す。まず、第２図Ａに示すようにガラス
基板２０１上に多結晶シリコン膜２０２ヲ形成し多結晶
シリコン膜２０２上にシリコン酸化膜２０３およびたと
えばアルミニウムからなるゲート電極２０４ヲ形成する
。次に、第２図Ｂに示すように例えばプラズマＣＶＤ法
によフ１００ｓｅｃｔｓの１０％水素希釈シランガスと
１０ａｃｃｍの１００チ四フツ化ケイ素ガスと１１０５
ａｅの１％水素希釈フォスフインガスｆｃ原料として、
温度３００°Ｃ１高周波電力０．３ Ｗ／Ｉ２、圧力１
Ｔ・ｔデの条件下でシリコン膜を形成する。このとき多
結晶シリコ／膜２０２の上にリンがドープされた多結晶
シリコン膜２０５が形成され、ガラス基板２０１、シリ
コン酸化膜２０３およびゲート電極２０４上にアモルフ
ァスシリコン膜２０６が形成される。次に、第２図Ｃに
示すように、低抵抗な多結晶シリコン膜２０５のみ残し
、アモルファスシリコン膜のみを例えばフッ酸と硝酸と
酢酸の混合液、水酸化カリウム溶液、フッ酸と重クロム
酸カリウムの混合液によフ選択的に除去しソース電極２
０７、ドレイン電極２０８ヲ形成する。
ンＷＡヲソース・ドレインとした薄膜トランジスタを簡
便に製造できる。第２図を用いてソース・ドレイン形成
の一実施例を示す。まず、第２図Ａに示すようにガラス
基板２０１上に多結晶シリコン膜２０２ヲ形成し多結晶
シリコン膜２０２上にシリコン酸化膜２０３およびたと
えばアルミニウムからなるゲート電極２０４ヲ形成する
。次に、第２図Ｂに示すように例えばプラズマＣＶＤ法
によフ１００ｓｅｃｔｓの１０％水素希釈シランガスと
１０ａｃｃｍの１００チ四フツ化ケイ素ガスと１１０５
ａｅの１％水素希釈フォスフインガスｆｃ原料として、
温度３００°Ｃ１高周波電力０．３ Ｗ／Ｉ２、圧力１
Ｔ・ｔデの条件下でシリコン膜を形成する。このとき多
結晶シリコ／膜２０２の上にリンがドープされた多結晶
シリコン膜２０５が形成され、ガラス基板２０１、シリ
コン酸化膜２０３およびゲート電極２０４上にアモルフ
ァスシリコン膜２０６が形成される。次に、第２図Ｃに
示すように、低抵抗な多結晶シリコン膜２０５のみ残し
、アモルファスシリコン膜のみを例えばフッ酸と硝酸と
酢酸の混合液、水酸化カリウム溶液、フッ酸と重クロム
酸カリウムの混合液によフ選択的に除去しソース電極２
０７、ドレイン電極２０８ヲ形成する。
以上説明したソース・ドレイン形成法金用いれば、多結
晶シリコンによるソース・ドレインを形成するためのレ
ジスト塗布、露光、現像、レジスト除去の工程が必要な
くなる。また、ゲート電極と自己整合したソース・ドレ
イン領域を形成できる。
晶シリコンによるソース・ドレインを形成するためのレ
ジスト塗布、露光、現像、レジスト除去の工程が必要な
くなる。また、ゲート電極と自己整合したソース・ドレ
イン領域を形成できる。
以上説明した実施例では、プラズマＣＶＤ法によって形
成されたシリコン膜を用い九が、光ＣＶＤ法によっても
低抵抗なシリコン膜を形成することができる。
成されたシリコン膜を用い九が、光ＣＶＤ法によっても
低抵抗なシリコン膜を形成することができる。
さらに、多結晶シリコン膜上に多結晶シリコン７−６形
成しガラス基板上にアモルファスシリコン膜を形成する
ために、プラズマＣＶＤ法を例として条件を示したが、
この条件に限ることがなくガラス上にアモルファスシリ
コンが形成できるほとんどの条件で多結晶シリコン膜上
に多結晶シリコン膜が形成できる。
成しガラス基板上にアモルファスシリコン膜を形成する
ために、プラズマＣＶＤ法を例として条件を示したが、
この条件に限ることがなくガラス上にアモルファスシリ
コンが形成できるほとんどの条件で多結晶シリコン膜上
に多結晶シリコン膜が形成できる。
また、シリコン換金低抵抗化するために不純物ぢ（とじ
てＰＨ，′ｆｃ用いたが、これに限ることはなく、ボロ
ン水素化物、ヒ素水素化物でもよい。
てＰＨ，′ｆｃ用いたが、これに限ることはなく、ボロ
ン水素化物、ヒ素水素化物でもよい。
以上説明したように、本発明によれば、寄生抵抗が小さ
いソース・ドレイン電極ヲ６００°Ｃ以下の温度で簡易
な工程によフ形成できるため、ガラス基板上に高速な薄
膜トランジスタを安価に形成できる。
いソース・ドレイン電極ヲ６００°Ｃ以下の温度で簡易
な工程によフ形成できるため、ガラス基板上に高速な薄
膜トランジスタを安価に形成できる。
第１図は本発明の薄膜トランジスタの製造方法の一実施
例である。 第２図は本発明によるソース・ドレイン形成工程である
。 １０１ニガラス基板 １０２：多結晶シリコン膜 １０３：低抵抗なシリコン膜 １０４：ソース電極 １０５： ドレイン電極 １０６：ゲート絶縁膜 １０７：ゲート電極 １０８二層間絶縁膜 １０９：配線 ２０１ニガラス基板 ２０２：多結晶シリコン膜 ２０３：シリコン酸化膜 ２０４：ゲート電極 ２０５：低抵抗な多結晶シリコン膜 ２０６：アモルファスシリコン膜 ２０７：ソース電極 ２０８： ドレイン電極 特許出願人 日本電信電話株式会社 代理人弁理士玉蟲久五部（外２名ン １０９ 配線 本発明の薄膜トランジスタの製造方法の一実施例系
１ 図
例である。 第２図は本発明によるソース・ドレイン形成工程である
。 １０１ニガラス基板 １０２：多結晶シリコン膜 １０３：低抵抗なシリコン膜 １０４：ソース電極 １０５： ドレイン電極 １０６：ゲート絶縁膜 １０７：ゲート電極 １０８二層間絶縁膜 １０９：配線 ２０１ニガラス基板 ２０２：多結晶シリコン膜 ２０３：シリコン酸化膜 ２０４：ゲート電極 ２０５：低抵抗な多結晶シリコン膜 ２０６：アモルファスシリコン膜 ２０７：ソース電極 ２０８： ドレイン電極 特許出願人 日本電信電話株式会社 代理人弁理士玉蟲久五部（外２名ン １０９ 配線 本発明の薄膜トランジスタの製造方法の一実施例系
１ 図
Claims (4)
- （１）半導体薄膜としてアモルファスシリコン、微結晶
シリコンまたは多結晶シリコンを用いた薄膜トランジス
タにおいて、ソース・ドレイン領域が、フッ素元素とケ
イ素元素を含有した化合物を含む原料ガスの分解により
形成されたシリコン膜よりなることを特徴とする薄膜ト
ランジスタ。 - （２）前記化合物がＳｉＦ＿４またはＳｉＨ＿２Ｆ＿２
であることを特徴とする特許請求の範囲第１項記載の薄
膜トランジスタ。 - （３）ガラス基板上に多結晶シリコン膜を形成する工程
、 前記多結晶シリコン膜上にシリコン酸化膜およびゲート
電極を形成する工程、 次にフッ素元素とケイ素を含有した化合物を含む原料ガ
スの分解により前記多結晶シリコン膜上には低抵抗多結
晶シリコン膜を、前記多結晶シリコン膜以外にはアモル
ファスシリコン膜を同時に堆積する工程、 前記アモルファスシリコン膜を選択的に除去し、ソース
電極、ドレイン電極を形成する工程、を具える薄膜トラ
ンジスタの製造方法。 - （４）ガラス基板上に多結晶シリコン膜を形成する工程
、 前記多結晶シリコン膜上に、四フッ化ケイ素ガス（Ｓｉ
Ｆ＿４）、シランガス（ＳｉＨ＿４）、フォスフィンガ
ス（ＰＨ＿３）及び水素ガスを３００℃の温度にて分解
し低抵抗シリコン膜を形成する工程、 前記低抵抗シリコン膜をソース電極、ドレイン電極に形
成する工程、 次にゲート絶縁膜を堆積し、その上にゲート電極を形成
する工程、 次に、層間絶縁膜を堆積した後、前記ゲート絶縁膜及び
層間絶縁膜にコンタクトホールを開口し、これらの開口
を通じ前記ソース電極、ドレイン電極と接触する配線を
形成する工程、 を具える薄膜トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62287059A JP2613403B2 (ja) | 1987-11-13 | 1987-11-13 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62287059A JP2613403B2 (ja) | 1987-11-13 | 1987-11-13 | 薄膜トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01128572A true JPH01128572A (ja) | 1989-05-22 |
| JP2613403B2 JP2613403B2 (ja) | 1997-05-28 |
Family
ID=17712520
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62287059A Expired - Fee Related JP2613403B2 (ja) | 1987-11-13 | 1987-11-13 | 薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2613403B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4950618A (en) * | 1989-04-14 | 1990-08-21 | Texas Instruments, Incorporated | Masking scheme for silicon dioxide mesa formation |
| JPH03185840A (ja) * | 1989-12-15 | 1991-08-13 | Casio Comput Co Ltd | 薄膜トランジスタ |
| US6168980B1 (en) | 1992-08-27 | 2001-01-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
| US7658827B2 (en) | 1999-02-12 | 2010-02-09 | Bio-Rad Laboratories, Inc. | Rapid assembly casting system for slab gels |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56135968A (en) * | 1980-03-27 | 1981-10-23 | Canon Inc | Amorphous silicon thin film transistor and manufacture thereof |
| JPS5821868A (ja) * | 1981-08-03 | 1983-02-08 | Hitachi Ltd | 多結晶シリコン薄膜トランジスタの製造方法 |
| JPS58106869A (ja) * | 1981-12-18 | 1983-06-25 | Hitachi Ltd | 多結晶シリコン薄膜トランジスタ |
| JPS58182816A (ja) * | 1982-04-20 | 1983-10-25 | Toshiba Corp | シリコン系半導体材料の再結晶方法 |
| JPS59141271A (ja) * | 1983-01-31 | 1984-08-13 | Sharp Corp | 薄膜トランジスタ |
| JPS60241269A (ja) * | 1984-05-16 | 1985-11-30 | Seiko Epson Corp | 薄膜トランジスタの製造方法 |
| JPS60241268A (ja) * | 1984-05-16 | 1985-11-30 | Seiko Epson Corp | 薄膜トランジスタの製造方法 |
| JPS60241270A (ja) * | 1984-05-16 | 1985-11-30 | Seiko Epson Corp | 薄膜トランジスタの製造方法 |
| JPS62163313A (ja) * | 1986-01-14 | 1987-07-20 | Canon Inc | 薄膜多層構造およびその形成方法 |
-
1987
- 1987-11-13 JP JP62287059A patent/JP2613403B2/ja not_active Expired - Fee Related
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56135968A (en) * | 1980-03-27 | 1981-10-23 | Canon Inc | Amorphous silicon thin film transistor and manufacture thereof |
| JPS5821868A (ja) * | 1981-08-03 | 1983-02-08 | Hitachi Ltd | 多結晶シリコン薄膜トランジスタの製造方法 |
| JPS58106869A (ja) * | 1981-12-18 | 1983-06-25 | Hitachi Ltd | 多結晶シリコン薄膜トランジスタ |
| JPS58182816A (ja) * | 1982-04-20 | 1983-10-25 | Toshiba Corp | シリコン系半導体材料の再結晶方法 |
| JPS59141271A (ja) * | 1983-01-31 | 1984-08-13 | Sharp Corp | 薄膜トランジスタ |
| JPS60241269A (ja) * | 1984-05-16 | 1985-11-30 | Seiko Epson Corp | 薄膜トランジスタの製造方法 |
| JPS60241268A (ja) * | 1984-05-16 | 1985-11-30 | Seiko Epson Corp | 薄膜トランジスタの製造方法 |
| JPS60241270A (ja) * | 1984-05-16 | 1985-11-30 | Seiko Epson Corp | 薄膜トランジスタの製造方法 |
| JPS62163313A (ja) * | 1986-01-14 | 1987-07-20 | Canon Inc | 薄膜多層構造およびその形成方法 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4950618A (en) * | 1989-04-14 | 1990-08-21 | Texas Instruments, Incorporated | Masking scheme for silicon dioxide mesa formation |
| JPH03185840A (ja) * | 1989-12-15 | 1991-08-13 | Casio Comput Co Ltd | 薄膜トランジスタ |
| US6168980B1 (en) | 1992-08-27 | 2001-01-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
| US7329906B2 (en) | 1992-08-27 | 2008-02-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
| US7416907B2 (en) | 1992-08-27 | 2008-08-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
| US7658827B2 (en) | 1999-02-12 | 2010-02-09 | Bio-Rad Laboratories, Inc. | Rapid assembly casting system for slab gels |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2613403B2 (ja) | 1997-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3765902B2 (ja) | 半導体装置の作製方法および電子デバイスの作製方法 | |
| US8183135B2 (en) | Method for manufacturing thin film transistor having hydrogen feeding layer formed between a metal gate and a gate insulating film | |
| JP3688734B2 (ja) | 集積回路の一部を製造する方法及びその構成体 | |
| CN109585381B (zh) | 显示基板的制备方法、显示装置 | |
| JP2613403B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2572379B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR20120067108A (ko) | 어레이 기판 및 이의 제조방법 | |
| JP3337825B2 (ja) | 内部配線を有する半導体装置およびその製造方法 | |
| KR100452445B1 (ko) | 다결정 실리콘 박막트랜지스터 제조방법 | |
| JPH01160009A (ja) | 半導体装置の製造方法 | |
| JP2501451B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH04323875A (ja) | 半導体装置の製造方法 | |
| JP3325664B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| KR100452443B1 (ko) | 다결정 실리콘 박막트랜지스터 제조방법 | |
| JP3329628B2 (ja) | 半導体装置の製造方法 | |
| JP2001015762A (ja) | 薄膜半導体装置とその製造方法 | |
| JP2874062B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH07183506A (ja) | 半導体装置 | |
| KR19990049059A (ko) | 반도체 소자의 제조방법 | |
| JPH09153621A (ja) | 薄膜トランジスタおよびその製造方法と、それを用いた液晶表示装置 | |
| KR100709282B1 (ko) | 박막 트랜지스터 및 제조 방법 | |
| JPS62124736A (ja) | シリコン薄膜およびその作成方法 | |
| US20090246919A1 (en) | Method for manufacturing pixel structure | |
| JP3388076B2 (ja) | スタガ型薄膜トランジスタの製造方法 | |
| JPS62115868A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |