JPH01128575A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH01128575A JPH01128575A JP62285557A JP28555787A JPH01128575A JP H01128575 A JPH01128575 A JP H01128575A JP 62285557 A JP62285557 A JP 62285557A JP 28555787 A JP28555787 A JP 28555787A JP H01128575 A JPH01128575 A JP H01128575A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- silicon layer
- silicon dioxide
- polycrystalline silicon
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
半導体装置の製造方法の改良、特に、５ＯＩ（シリコン
オンインシュレータ）型ＭＯ３電界効果トランジスタ用
Ｓｏｌ基板の製造方法の改良に関し、 ５０１基板を形成する単結晶シリコン層の表面が平坦で
あり：単結晶シリコン層に結晶粒界を含まないように改
良した半導体装置の製造方法を提供することを目的とし
、 シリコン基板の表面に二酸化シリコン層を形成し、該二
酸化シリコン層上に、ＣＶＤ法等を使用して多結晶シリ
コン層を形成し、該多結晶シリコン層上に、レジスト膜
を形成し、ＭＯ３電界効果トランジスタのゲート電極形
成領域のみに不透光ｗｉ域を有するマスクを使用して、
前記レジスト膜を露光した後、現像して、イオン注入用
マスクを形成し、前記イオン注入用マスクを使用して、
酸素イオンを注入し、熱処理をなし、前記多結晶シリコ
ン層のうちイオン注入用マスクによってマスクされてい
ない領域の所望の深さに二酸化シリコン層を形成し、前
記イオン注入用マスクを除去した後、アルゴンレーザを
走査的に照射し、前記二酸化シリコン層上部の多結晶シ
リコン層を単結晶シリコン層に転換する工程とを含むよ
うに構成する。
オンインシュレータ）型ＭＯ３電界効果トランジスタ用
Ｓｏｌ基板の製造方法の改良に関し、 ５０１基板を形成する単結晶シリコン層の表面が平坦で
あり：単結晶シリコン層に結晶粒界を含まないように改
良した半導体装置の製造方法を提供することを目的とし
、 シリコン基板の表面に二酸化シリコン層を形成し、該二
酸化シリコン層上に、ＣＶＤ法等を使用して多結晶シリ
コン層を形成し、該多結晶シリコン層上に、レジスト膜
を形成し、ＭＯ３電界効果トランジスタのゲート電極形
成領域のみに不透光ｗｉ域を有するマスクを使用して、
前記レジスト膜を露光した後、現像して、イオン注入用
マスクを形成し、前記イオン注入用マスクを使用して、
酸素イオンを注入し、熱処理をなし、前記多結晶シリコ
ン層のうちイオン注入用マスクによってマスクされてい
ない領域の所望の深さに二酸化シリコン層を形成し、前
記イオン注入用マスクを除去した後、アルゴンレーザを
走査的に照射し、前記二酸化シリコン層上部の多結晶シ
リコン層を単結晶シリコン層に転換する工程とを含むよ
うに構成する。
本発明は、半導体装置の製造方法の改良に関する。特に
、ＳＯ！ （シリコンオンインシュレータ）型ＭＯ５電
界効果トランジスタ用Ｓｏｌ基板の製造方法の改良に関
する。
、ＳＯ！ （シリコンオンインシュレータ）型ＭＯ５電
界効果トランジスタ用Ｓｏｌ基板の製造方法の改良に関
する。
二酸化シリコン絶縁層上に形成された多結晶シリコンを
レーザ再結晶化技術によって単結晶化し、Ｓｏｌ基板を
製造する代表的な方法として次の方法がある。
レーザ再結晶化技術によって単結晶化し、Ｓｏｌ基板を
製造する代表的な方法として次の方法がある。
（イ）特に再結晶化のための種を作らず、レーザを走査
的に照射することによる再結晶を行う。
的に照射することによる再結晶を行う。
（ロ）多結晶シリコン層の下地をなす二酸化シリコン層
の膜厚を部分的に薄クシ、レーザ再結晶を行う、この場
合、二酸化シリコン層の膜厚の薄い領域に単結晶シリコ
ンが成長する。（ハ）多結晶シリコン層上に、部分的に
反射防止膜を形成し、レーザ再結晶化を行う。この場合
、反射防止膜が形成されていない領域に単結晶シリコン
が成長する。
の膜厚を部分的に薄クシ、レーザ再結晶を行う、この場
合、二酸化シリコン層の膜厚の薄い領域に単結晶シリコ
ンが成長する。（ハ）多結晶シリコン層上に、部分的に
反射防止膜を形成し、レーザ再結晶化を行う。この場合
、反射防止膜が形成されていない領域に単結晶シリコン
が成長する。
前記（イ）の方法によって単結晶化する場合は、結晶粒
界が多数入り、（ロ）および（ハ）の方法による場合は
、形成される単結晶シリコンの表面が平坦でなく、凹凸
ができ、デバイス製作上障害となることがある。
界が多数入り、（ロ）および（ハ）の方法による場合は
、形成される単結晶シリコンの表面が平坦でなく、凹凸
ができ、デバイス製作上障害となることがある。
本発明の目的は、この欠点を解消することにあり、Ｓｏ
ｌ基板を形成する単結晶シリコン層の表面が平坦であり
、単結晶シリコン層に結晶粒界が入らないように改良し
た半導体装置の製造方法を提供することにある。
ｌ基板を形成する単結晶シリコン層の表面が平坦であり
、単結晶シリコン層に結晶粒界が入らないように改良し
た半導体装置の製造方法を提供することにある。
〔問題点を解決するための手段］
上記の目的は、シリコン基板（１）の表面に二酸化シリ
コン層（２）を形成し、この二酸化シリコンＮ（２）上
に、ＣＶＤ法等を使用して多結晶シリコン層（３）を形
成し、この多結晶シリコンＪｌ （３）上に、レジスト
膜（４）を形成し、ＭＯ３電界効果トランジスタのゲー
ト電極形成領域のみに不透光領域を有するマスク（５）
を使用して、前記レジスｌ−１１（４）を露光した後、
現像して、イオン注入用マスク（４１）を形成し、この
イオン注入用マスク（４１）を使用して、酸素イオンを
イオン注入し、熱処理をなし、前記多結晶シリコン層（
３）のうちイオン注入用マスク（４１）によってマスク
されていない領域の所望の深さに二酸化シリコンＮ（６
）を形成し、前記イオン注入用マスク（４１）を除去し
た後、アルゴンレーザを走査的に照射して前記二酸化シ
リコンＮ（６）上部の多結晶シリコン層（３）を単結晶
シリコン層（７）に転換することによって達成される。
コン層（２）を形成し、この二酸化シリコンＮ（２）上
に、ＣＶＤ法等を使用して多結晶シリコン層（３）を形
成し、この多結晶シリコンＪｌ （３）上に、レジスト
膜（４）を形成し、ＭＯ３電界効果トランジスタのゲー
ト電極形成領域のみに不透光領域を有するマスク（５）
を使用して、前記レジスｌ−１１（４）を露光した後、
現像して、イオン注入用マスク（４１）を形成し、この
イオン注入用マスク（４１）を使用して、酸素イオンを
イオン注入し、熱処理をなし、前記多結晶シリコン層（
３）のうちイオン注入用マスク（４１）によってマスク
されていない領域の所望の深さに二酸化シリコンＮ（６
）を形成し、前記イオン注入用マスク（４１）を除去し
た後、アルゴンレーザを走査的に照射して前記二酸化シ
リコンＮ（６）上部の多結晶シリコン層（３）を単結晶
シリコン層（７）に転換することによって達成される。
本発明に係る半導体装置の製造方法においては、二酸化
シリコン層２上に形成された多結晶シリコンＮ３のうち
、酸素イオン注入および熱処理によって形成された二酸
化シリコンＮ６の上部領域のみが、他の領域よりも薄く
形成されているため熱容量が小さく、アルゴンレーザを
走査すると、前記の二酸化シリコンＮ６の上部領域に形
成されている薄い多結晶シリコン層が熱容量が小さく早
く固化するため結晶粒界のない良好な単結晶シリコンＮ
７に転換される。
シリコン層２上に形成された多結晶シリコンＮ３のうち
、酸素イオン注入および熱処理によって形成された二酸
化シリコンＮ６の上部領域のみが、他の領域よりも薄く
形成されているため熱容量が小さく、アルゴンレーザを
走査すると、前記の二酸化シリコンＮ６の上部領域に形
成されている薄い多結晶シリコン層が熱容量が小さく早
く固化するため結晶粒界のない良好な単結晶シリコンＮ
７に転換される。
以下、図面を参照しつ一１本発明の一実施例に係る半導
体装置の製造方法について説明する。
体装置の製造方法について説明する。
第１ａ図、第１ｂ図参照
シリコン基板ｌの表面に二酸化シリコン層２を形成し、
この二酸化シリコン層２上に、ＣＶＤ法等を使用して多
結晶シリコンＮ３を０．５ｎ程度の厚さに形成し、この
多結晶シリコンＪＩ１３上に、レジスト膜４を形成し、
ＭＯＳ１ｉ界効果トランジスタのゲート電極形成領域の
みに不透光領域を有するマスク５を使用して、前記レジ
スト膜４を露光した後、現像して、イオン注入用マスク
４１を形成する。
この二酸化シリコン層２上に、ＣＶＤ法等を使用して多
結晶シリコンＮ３を０．５ｎ程度の厚さに形成し、この
多結晶シリコンＪＩ１３上に、レジスト膜４を形成し、
ＭＯＳ１ｉ界効果トランジスタのゲート電極形成領域の
みに不透光領域を有するマスク５を使用して、前記レジ
スト膜４を露光した後、現像して、イオン注入用マスク
４１を形成する。
第１Ｃ図参照
前記イオン注入用マスク４１を使用して、酸素イオンを
、注入エネルギー２００ＫｅＶ 、ドーズ量１．５ＸＩ
Ｏ”７ｃｍ”程度をもって注入し、熱処理をなし、前記
多結晶シリコン層３のうちイオン注入用マスク４１によ
ってマスクされていない領域の、表面から０．２ｎ程度
の深さの局限された領域に０．２ ｎ程度の厚さの二酸
化シリコン層６を形成する。
、注入エネルギー２００ＫｅＶ 、ドーズ量１．５ＸＩ
Ｏ”７ｃｍ”程度をもって注入し、熱処理をなし、前記
多結晶シリコン層３のうちイオン注入用マスク４１によ
ってマスクされていない領域の、表面から０．２ｎ程度
の深さの局限された領域に０．２ ｎ程度の厚さの二酸
化シリコン層６を形成する。
第１ｄ図参照
前記イオン注入用マスク４１を除去した後、シリコン基
板を５００℃程度に加熱した状態に保持して、８〜１０
ｗの連続波アルゴンレーザを１５ｃｓ／ｓｅｃ程度の速
度で走査し、前記二酸化シリコンＮ６上部の厚さ０．２
ｎ程度の領域の多結晶シリコンＪＩＩ３を単結晶シリコ
ン層７に転換する。
板を５００℃程度に加熱した状態に保持して、８〜１０
ｗの連続波アルゴンレーザを１５ｃｓ／ｓｅｃ程度の速
度で走査し、前記二酸化シリコンＮ６上部の厚さ０．２
ｎ程度の領域の多結晶シリコンＪＩＩ３を単結晶シリコ
ン層７に転換する。
第２図参照
前記多結晶シリコン１１１３をメサエッチングをなして
、回に示すように、単結晶シリコン１！７と二酸化シリ
コン層６とよりなるＳｏｌ基板３１を形成し、周知の方
法によってゲート絶縁膜８とゲート電極９とを形成し、
このゲート電極９をマスクとしてｎ型の不純物をイオン
注入して、ソース１０・ドレイン１１を形成し、二酸化
シリコン層２をもって素子分離され、二酸化シリコン層
６上に単結晶シリコンＮ７が形成されているＳｏｌ基板
３１に形成されているＭＯ３電界効果トランジスタを形
成する。
、回に示すように、単結晶シリコン１！７と二酸化シリ
コン層６とよりなるＳｏｌ基板３１を形成し、周知の方
法によってゲート絶縁膜８とゲート電極９とを形成し、
このゲート電極９をマスクとしてｎ型の不純物をイオン
注入して、ソース１０・ドレイン１１を形成し、二酸化
シリコン層２をもって素子分離され、二酸化シリコン層
６上に単結晶シリコンＮ７が形成されているＳｏｌ基板
３１に形成されているＭＯ３電界効果トランジスタを形
成する。
［発明の効果］
以上説明せるとおり、本発明に係る半導体装置の製造方
法においては、シリコン基板の表面に二酸化シリコン層
を形成し、この二酸化シリコン層上に、ＣＶＤ法等を使
用して多結晶シリコン層を形成し、ＭＯ３電界効果トラ
ンジスタのゲート電極形成領域以外にイオン注入用マス
クを形成し、このイオン注入用マスクを使用して酸素イ
オンを注入し、熱処理をなし、前記多結晶シリコン層の
うちイオン注入用マスクによってマスクされていない領
域の所望の深さに二酸化シリコン層を形成し、前記イオ
ン注入用マスクを除去した後、アルゴンレーザを走査的
に照射し、前記二酸化シリコン層上部の多結晶シリコン
層を平坦な凹凸のない単結晶シリコン層に転損し、二酸
化シリコン層によって素子分離され、小面積の他の二酸
化シリコン層上には単結晶層が局部的に形成され、この
二重層に隣接しては多結晶層が存在するＳｏｌ構造体が
製造されるので、上記の単結晶層上にＭＯ３電界効果ト
ランジスタのゲート電極を形成すれば、チャンネルが形
成されるゲート電極の下部は結晶粒界のない単結晶シリ
コン層であり、一方、ソース・ドレイン領域は、結晶粒
界を多少は含んでいるが導電性の良いシリコン層が形成
されており、すぐれた電界効果トランジスタとして動作
することになる。
法においては、シリコン基板の表面に二酸化シリコン層
を形成し、この二酸化シリコン層上に、ＣＶＤ法等を使
用して多結晶シリコン層を形成し、ＭＯ３電界効果トラ
ンジスタのゲート電極形成領域以外にイオン注入用マス
クを形成し、このイオン注入用マスクを使用して酸素イ
オンを注入し、熱処理をなし、前記多結晶シリコン層の
うちイオン注入用マスクによってマスクされていない領
域の所望の深さに二酸化シリコン層を形成し、前記イオ
ン注入用マスクを除去した後、アルゴンレーザを走査的
に照射し、前記二酸化シリコン層上部の多結晶シリコン
層を平坦な凹凸のない単結晶シリコン層に転損し、二酸
化シリコン層によって素子分離され、小面積の他の二酸
化シリコン層上には単結晶層が局部的に形成され、この
二重層に隣接しては多結晶層が存在するＳｏｌ構造体が
製造されるので、上記の単結晶層上にＭＯ３電界効果ト
ランジスタのゲート電極を形成すれば、チャンネルが形
成されるゲート電極の下部は結晶粒界のない単結晶シリ
コン層であり、一方、ソース・ドレイン領域は、結晶粒
界を多少は含んでいるが導電性の良いシリコン層が形成
されており、すぐれた電界効果トランジスタとして動作
することになる。
また、ゲートの下部領域のみが二酸化シリコン層である
ので、ショートチャネルのＭＯ３電界効果トランジスタ
の場合、パンチスルーに強いデバイスとすることができ
るという副次的効果もある。
ので、ショートチャネルのＭＯ３電界効果トランジスタ
の場合、パンチスルーに強いデバイスとすることができ
るという副次的効果もある。
、 さらに、ＣＭＯ３にした場合ラフチアツブ防止の
効果もある。
効果もある。
なお、酸素イオン注入後の熱処理は実行せず、レーザ走
査時の加熱冷却作用をもって代用することもできる。
査時の加熱冷却作用をもって代用することもできる。
第１ａ、１ｂ、ｌｃ、Ｉｄ図は、本発明の−実施例に係
る半導体装置の製造方法の工程図である。 第２図は、本発明の一実施例に係る５ＯＩＪ！！ＩＭＯ
３電界効果トランジスタの構造図である。 １・・・シリコン基板、 ２・・・二酸化シリコン層、 ３・・・多結晶シリコン層、 ３１・・・単結晶シリコン層７と二酸化シリコン層６と
の二重層よりなるＳｏｌ基板、 ４・・・レジスト層、 ４１・・・イオン注入用マスク、 ５・・・マスク、 ６・・・二酸化シリコン層、 ７・・・単結晶シリコン層、 ８・・・ゲート絶縁膜、 ９・・・ゲート電極、 １０・・・ソース、 １１・ ・ ・ドレイン。
る半導体装置の製造方法の工程図である。 第２図は、本発明の一実施例に係る５ＯＩＪ！！ＩＭＯ
３電界効果トランジスタの構造図である。 １・・・シリコン基板、 ２・・・二酸化シリコン層、 ３・・・多結晶シリコン層、 ３１・・・単結晶シリコン層７と二酸化シリコン層６と
の二重層よりなるＳｏｌ基板、 ４・・・レジスト層、 ４１・・・イオン注入用マスク、 ５・・・マスク、 ６・・・二酸化シリコン層、 ７・・・単結晶シリコン層、 ８・・・ゲート絶縁膜、 ９・・・ゲート電極、 １０・・・ソース、 １１・ ・ ・ドレイン。
Claims (1)
- 【特許請求の範囲】 ［１］シリコン基板（１）の表面に二酸化シリコン層（
２）を形成し、 該二酸化シリコン層（２）上に、多結晶シリコン層（３
）を形成し、 該多結晶シリコン層（３）上に、レジスト膜（４）を形
成し、電界効果トランジスタのゲート電極形成領域のみ
に不透光領域を有するマスク（５）を使用して、前記レ
ジスト膜（４）を露光した後、現像して、イオン注入用
マスク（４１）を形成し、 前記イオン注入用マスク（４１）を使用して、酸素イオ
ンをイオン注入し、熱処理をなし、前記多結晶シリコン
層（３）のうちイオン注入用マスク（４１）によってマ
スクされていない領域の所望の深さに二酸化シリコン層
（６）を形成し、 前記イオン注入用マスク（４１）を除去した後、アルゴ
ンレーザを走査的に照射して前記二酸化シリコン層（６
）上部の多結晶シリコン層（３）を単結晶シリコン層（
７）に転換する 工程を有することを特徴とする半導体装置の製造方法。 ［２］前記熱処理は、前記アルゴンレーザを走査的に照
射する時の加熱冷却作用によって実現されることを特徴
とする特許請求の範囲第１項記載の半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62285557A JPH01128575A (ja) | 1987-11-13 | 1987-11-13 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62285557A JPH01128575A (ja) | 1987-11-13 | 1987-11-13 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01128575A true JPH01128575A (ja) | 1989-05-22 |
Family
ID=17693088
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62285557A Pending JPH01128575A (ja) | 1987-11-13 | 1987-11-13 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01128575A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5891766A (en) * | 1993-01-18 | 1999-04-06 | Semiconductor Energy Laboratory Co., Ltd. | MIS semiconductor device and method of fabricating the same |
| JP2002057166A (ja) * | 2000-06-02 | 2002-02-22 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| US7238965B2 (en) | 2003-04-17 | 2007-07-03 | Samsung Sdi Co., Ltd. | Thin film transistor and method for fabricating the same with step formed at certain layer |
-
1987
- 1987-11-13 JP JP62285557A patent/JPH01128575A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5891766A (en) * | 1993-01-18 | 1999-04-06 | Semiconductor Energy Laboratory Co., Ltd. | MIS semiconductor device and method of fabricating the same |
| US6114728A (en) * | 1993-01-18 | 2000-09-05 | Semiconductor Energy Laboratory Co., Ltd. | MIS semiconductor device having a tapered top gate and a capacitor with metal oxide dielectric material |
| US6417543B1 (en) | 1993-01-18 | 2002-07-09 | Semiconductor Energy Laboratory Co., Ltd. | MIS semiconductor device with sloped gate, source, and drain regions |
| US6984551B2 (en) | 1993-01-18 | 2006-01-10 | Semiconductor Energy Laboratory Co., Ltd. | MIS semiconductor device and method of fabricating the same |
| US7351624B2 (en) | 1993-01-18 | 2008-04-01 | Semiconductor Energy Laboratory Co., Ltd. | MIS semiconductor device and method of fabricating the same |
| JP2002057166A (ja) * | 2000-06-02 | 2002-02-22 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| US7238965B2 (en) | 2003-04-17 | 2007-07-03 | Samsung Sdi Co., Ltd. | Thin film transistor and method for fabricating the same with step formed at certain layer |
| US7674659B2 (en) | 2003-04-17 | 2010-03-09 | Samsung Mobile Display Co., Ltd. | Method for fabricating a thin film transistor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4199773A (en) | Insulated gate field effect silicon-on-sapphire transistor and method of making same | |
| JPH0656882B2 (ja) | スタックドｍｏｓデバイスの製造方法 | |
| JPS5823479A (ja) | 半導体装置の製造方法 | |
| JPS58178565A (ja) | 半導体装置およびその製造方法 | |
| JPH0298143A (ja) | Ｌｄｄ構造ポリシリコン薄膜トランジスタの製造方法 | |
| JPS62104021A (ja) | シリコン半導体層の形成方法 | |
| JPS62104172A (ja) | 半導体装置の製造方法 | |
| JPH0797565B2 (ja) | 半導体装置の製造方法 | |
| JPS58192381A (ja) | Ｍｏｓ電界効果トランジスタの製造方法 | |
| JPS643046B2 (ja) | ||
| JPH03157941A (ja) | Ｍｉｓ型半導体装置の製法 | |
| JPS62193177A (ja) | Ｓｏｉ型ｍｏｓｆｅｔの製造方法 | |
| JP2565192B2 (ja) | 半導体装置の製造方法 | |
| JP2612722B2 (ja) | 半導体装置の製造方法 | |
| JPS63117459A (ja) | 絶縁ゲート電界効果トランジスタの製造方法 | |
| JPS63144573A (ja) | Ｍｏｓ型トランジスタの製造方法 | |
| JPS63271972A (ja) | 薄膜トランジスタの製法 | |
| JPH04301623A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0254538A (ja) | ｐチヤネル薄膜トランジスタの製造方法 | |
| JPS6350062A (ja) | 半導体装置 | |
| JPS61253865A (ja) | 半導体装置の製造方法 | |
| JPH0396223A (ja) | Ｓｏｉ構造の形成方法 | |
| JPS6273704A (ja) | 半導体装置の製造方法 | |
| JPH01278768A (ja) | ソースおよびドレイン深さ延長部を有する半導体装置とその製造方法 | |
| JPH05211116A (ja) | 結晶化方法 |