JPH01128576A - 縦型ｍｏｓ電界効果トランジスタ - Google Patents
縦型ｍｏｓ電界効果トランジスタInfo
- Publication number
- JPH01128576A JPH01128576A JP62287905A JP28790587A JPH01128576A JP H01128576 A JPH01128576 A JP H01128576A JP 62287905 A JP62287905 A JP 62287905A JP 28790587 A JP28790587 A JP 28790587A JP H01128576 A JPH01128576 A JP H01128576A
- Authority
- JP
- Japan
- Prior art keywords
- region
- type
- drain
- source
- diffusion region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
- H10D30/66—Vertical DMOS [VDMOS] FETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
- H10D62/393—Body regions of DMOS transistors or IGBTs
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、スイッチング機器等に使用される縦型ＭＯＳ
電界効果トランジスタ （以下縦型ＭＯＳＦＥＴと記す
）に関するものである。
電界効果トランジスタ （以下縦型ＭＯＳＦＥＴと記す
）に関するものである。
従来の技術
縦型ＭＯＳ・ＦＥＴは、高速でしかも広い安全動作領域
をもち、理想的なスイッチング素子として、スイッチン
グ電源を始めとして幅広い分野で利用され工いる。
をもち、理想的なスイッチング素子として、スイッチン
グ電源を始めとして幅広い分野で利用され工いる。
従来の縦型ＭＯＳＦＥＴは第２図に示すような断面構造
である１、図示する縦型ＭＯＳＦＥＴがｎチャネル型で
あるものとして以下に詳しく説明する。
である１、図示する縦型ＭＯＳＦＥＴがｎチャネル型で
あるものとして以下に詳しく説明する。
この縦型ＭＯＳＦＥＴは、ドレイン領域１を形成する低
濃度ｎ型シリコン半導体基板中に、チャネル領域形成用
のＰ型拡散領域２とこれより高濃度でしかも深いＰ型拡
散領域３が形成され、これらのＰ型拡散領域の中に三部
分のｎ型ソース領域４が形成されるとともに、チャネル
領域形成用Ｐ型拡散領域２の表面にゲート酸化膜５が形
成され、さらにゲート酸化Ｈ５上にゲート電極６が形成
され、ソース領域４および高濃度Ｐ型拡散領域３にまた
がってソース電極７が形成され、シリコン半導体基板の
裏面にドレイン電極８が形成された構造である。
濃度ｎ型シリコン半導体基板中に、チャネル領域形成用
のＰ型拡散領域２とこれより高濃度でしかも深いＰ型拡
散領域３が形成され、これらのＰ型拡散領域の中に三部
分のｎ型ソース領域４が形成されるとともに、チャネル
領域形成用Ｐ型拡散領域２の表面にゲート酸化膜５が形
成され、さらにゲート酸化Ｈ５上にゲート電極６が形成
され、ソース領域４および高濃度Ｐ型拡散領域３にまた
がってソース電極７が形成され、シリコン半導体基板の
裏面にドレイン電極８が形成された構造である。
この構造の縦型ＭＯＳＦＥＴでは、Ｐ型拡散領域２とゲ
ート酸化膜５との界面にチャネルができ、電子はソース
領域４からこのチャネルを通ってドレイン領域ｌの表面
部に達し、ここから裏面側に設けたドレイン電極８に向
かって流れる。なお、ドレイン領域１が低濃度なのはド
レイン耐圧を高くするためである。また高濃度Ｐ型拡散
領域３の目的は、ソース電極７とＰ型領域との接触抵抗
を低減するためと、ソース領域４、チャネル形成用の低
濃度Ｐ型領域２そして低濃度ｎ型ドレイン領域１によっ
て形成される寄生バイポーラトランジスタにおいて、こ
のバイポーラトランジスタのベースにあたるチャネル形
成用の低濃度Ｐ型領域２の抵抗を下げることにより、こ
の寄生バイポーラトランジスタが動作するのを防止して
、素子の破壊耐量を向上させることにある。
ート酸化膜５との界面にチャネルができ、電子はソース
領域４からこのチャネルを通ってドレイン領域ｌの表面
部に達し、ここから裏面側に設けたドレイン電極８に向
かって流れる。なお、ドレイン領域１が低濃度なのはド
レイン耐圧を高くするためである。また高濃度Ｐ型拡散
領域３の目的は、ソース電極７とＰ型領域との接触抵抗
を低減するためと、ソース領域４、チャネル形成用の低
濃度Ｐ型領域２そして低濃度ｎ型ドレイン領域１によっ
て形成される寄生バイポーラトランジスタにおいて、こ
のバイポーラトランジスタのベースにあたるチャネル形
成用の低濃度Ｐ型領域２の抵抗を下げることにより、こ
の寄生バイポーラトランジスタが動作するのを防止して
、素子の破壊耐量を向上させることにある。
発明が解決しようとする問題点
この構造では、高濃度Ｐ型拡散領域３が深いため、その
下のドレイン領域１の実効的な厚みが小さくなり、この
ため、ｎ型のドレイン領域ｌとＰ型頭域３とで形成され
るダイオードの耐圧が低下するという問題があった。
下のドレイン領域１の実効的な厚みが小さくなり、この
ため、ｎ型のドレイン領域ｌとＰ型頭域３とで形成され
るダイオードの耐圧が低下するという問題があった。
問題点を解決するための手段
本発明の縦型ＭＯ５ＦＥＴは、上記の問題を排除するも
のであって、低濃度ドレイン領域を形成する一導電型の
半導体基板中にこれとは逆導電型のチャネル領域形成用
の第１の拡散領域が形成され、同第１の拡散領域の内部
にそれと同じ導電型でしかも濃度の高い第２の拡散領域
が前記第１の拡散領域を貫通しないように形成された構
造のものである。
のであって、低濃度ドレイン領域を形成する一導電型の
半導体基板中にこれとは逆導電型のチャネル領域形成用
の第１の拡散領域が形成され、同第１の拡散領域の内部
にそれと同じ導電型でしかも濃度の高い第２の拡散領域
が前記第１の拡散領域を貫通しないように形成された構
造のものである。
作用
この構造によれば、縦型ＭＯＳＦＥＴのドレイン・ソー
ス間に形成されるダイオードにおいて、低濃度ドレイン
領域の厚みが大きく保たれ、縦型ＭＯ３ＦＥＴのドレイ
ン・ソース間の耐圧が向上する。
ス間に形成されるダイオードにおいて、低濃度ドレイン
領域の厚みが大きく保たれ、縦型ＭＯ３ＦＥＴのドレイ
ン・ソース間の耐圧が向上する。
実施例
本発明の縦型ＭＯ３ＦＥＴの実施例について、第１図に
示したｎチャネル縦型ＭＯ”５ＦＥＴの断面構造を参照
して説明する。
示したｎチャネル縦型ＭＯ”５ＦＥＴの断面構造を参照
して説明する。
本発明の縦型ＭＯＳＦＥＴは、ドレイン領域ｌを形成す
る低濃度ｎ型シリコン半、導体基板中に、チャネル領域
形成用の第１のＰ型拡散領域２が形成され、その内部に
これより高濃度の第２のＰ型拡散領域３が第１のＰ型拡
散領域２を貫通しないように形成され、さらに、チャネ
ル領域形成用のＰ型拡散領域２の内側にｎ型ソース領域
４が形成されるとともに、チャネル領域形成用Ｐ型拡散
領域２の表面にゲート酸化膜５が形成され、ゲート酸化
膜５の上にゲート電極６が形成され、ソース領域４およ
び高濃度Ｐ型拡散領域３にまたがってソース電極７が形
成され、シリコン半導体基板の。
る低濃度ｎ型シリコン半、導体基板中に、チャネル領域
形成用の第１のＰ型拡散領域２が形成され、その内部に
これより高濃度の第２のＰ型拡散領域３が第１のＰ型拡
散領域２を貫通しないように形成され、さらに、チャネ
ル領域形成用のＰ型拡散領域２の内側にｎ型ソース領域
４が形成されるとともに、チャネル領域形成用Ｐ型拡散
領域２の表面にゲート酸化膜５が形成され、ゲート酸化
膜５の上にゲート電極６が形成され、ソース領域４およ
び高濃度Ｐ型拡散領域３にまたがってソース電極７が形
成され、シリコン半導体基板の。
裏面にドレイン電極８が形成された構造である。
この構造によれば、高濃度のＰ型拡散領域４がチャネル
領域形成用Ｐ型拡散領域２の内側のみに位置することに
より従来、この高濃度のＰ型拡散領域がチャネル領域形
成用Ｐ型拡散領域を貫通してドレイン領域内に深く入っ
ていた分だけドレイン領域の厚みが太き（なる。このた
め、ドレイン耐圧域への空乏層の広がる長さが長くなり
、ドレイン・ソース間の耐圧が向上する。
領域形成用Ｐ型拡散領域２の内側のみに位置することに
より従来、この高濃度のＰ型拡散領域がチャネル領域形
成用Ｐ型拡散領域を貫通してドレイン領域内に深く入っ
ていた分だけドレイン領域の厚みが太き（なる。このた
め、ドレイン耐圧域への空乏層の広がる長さが長くなり
、ドレイン・ソース間の耐圧が向上する。
発明の効果
本発明の縦型ＭＯ３ＦＥＴによると、Ｐ型拡散層直下の
ドレイン領域の厚みが厚くなるため、トレイン領域への
空乏層の広がる長さが長くなり、このため、ドレイン・
ソース間の耐圧を従来のものより、１．２〜１．５倍高
くする効果が得られる。
ドレイン領域の厚みが厚くなるため、トレイン領域への
空乏層の広がる長さが長くなり、このため、ドレイン・
ソース間の耐圧を従来のものより、１．２〜１．５倍高
くする効果が得られる。
第１図は本発明の縦型ＭＯ３ＦＥＴの実施例を示す断面
構造図、第２図は従来の縦型ＭＯＳＦＥＴを示す断面構
造図である。 １・・・・・・低濃度ドレイン領域、２・旧・・チャネ
ル領域形成用節１のＰ型拡散領域、３・旧・・高濃度第
２のＰ型拡散領域、４・・・・・・ソース領域、５・旧
・・ゲート酸化膜、６・・・・・・ゲート電極、７・・
・・・・ソース電極、８・・・・・・ドレイン電極。 代理人の氏名 弁理士 中尾敏男 はが１名／−−一低
調一部ドレイン哨氏域 ２− 第１のＰ堅秒ｌ（彰い或 ３−１２ ／） Ｆ ”ｌ＄裟’Ｐ、貢域羊”−ソース
領域 ５− ゲート殴化峡 ６−−−ゲート電服 ７−ソース電殺 第 １ 図 ８−一一ドレイン電１反第
２図
構造図、第２図は従来の縦型ＭＯＳＦＥＴを示す断面構
造図である。 １・・・・・・低濃度ドレイン領域、２・旧・・チャネ
ル領域形成用節１のＰ型拡散領域、３・旧・・高濃度第
２のＰ型拡散領域、４・・・・・・ソース領域、５・旧
・・ゲート酸化膜、６・・・・・・ゲート電極、７・・
・・・・ソース電極、８・・・・・・ドレイン電極。 代理人の氏名 弁理士 中尾敏男 はが１名／−−一低
調一部ドレイン哨氏域 ２− 第１のＰ堅秒ｌ（彰い或 ３−１２ ／） Ｆ ”ｌ＄裟’Ｐ、貢域羊”−ソース
領域 ５− ゲート殴化峡 ６−−−ゲート電服 ７−ソース電殺 第 １ 図 ８−一一ドレイン電１反第
２図
Claims (1)
- 低濃度ドレイン領域を形成する一導電型の半導体基板
中に、これとは逆の導電型の第１の拡散領域が形成され
、同第１の拡散領域の内部に同導電型かつ高濃度の第２
の拡散領域が前記第１の拡散領域を貫通しないように形
成され、さらに前記第１の拡散領域の内側に一導電型の
ソース領域が形成されるとともに、同ソース領域と前記
第１の拡散領域の表面にゲート酸化膜が形成されている
ことを特徴とする縦型ＭＯＳ電界効果トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62287905A JPH01128576A (ja) | 1987-11-13 | 1987-11-13 | 縦型ｍｏｓ電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62287905A JPH01128576A (ja) | 1987-11-13 | 1987-11-13 | 縦型ｍｏｓ電界効果トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01128576A true JPH01128576A (ja) | 1989-05-22 |
Family
ID=17723242
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62287905A Pending JPH01128576A (ja) | 1987-11-13 | 1987-11-13 | 縦型ｍｏｓ電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01128576A (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58153368A (ja) * | 1982-03-09 | 1983-09-12 | Toshiba Corp | 絶縁ゲ−ト型電界効果トランジスタ |
| JPS60186068A (ja) * | 1985-01-31 | 1985-09-21 | Hitachi Ltd | 絶縁ゲート電界効果トランジスタ |
| JPS61156882A (ja) * | 1984-12-28 | 1986-07-16 | Toshiba Corp | 二重拡散形絶縁ゲ−ト電界効果トランジスタ及びその製造方法 |
| JPS62287905A (ja) * | 1986-06-04 | 1987-12-14 | Nishihara Seisakusho:Kk | クリツプ取付用孔穿孔装置 |
-
1987
- 1987-11-13 JP JP62287905A patent/JPH01128576A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58153368A (ja) * | 1982-03-09 | 1983-09-12 | Toshiba Corp | 絶縁ゲ−ト型電界効果トランジスタ |
| JPS61156882A (ja) * | 1984-12-28 | 1986-07-16 | Toshiba Corp | 二重拡散形絶縁ゲ−ト電界効果トランジスタ及びその製造方法 |
| JPS60186068A (ja) * | 1985-01-31 | 1985-09-21 | Hitachi Ltd | 絶縁ゲート電界効果トランジスタ |
| JPS62287905A (ja) * | 1986-06-04 | 1987-12-14 | Nishihara Seisakusho:Kk | クリツプ取付用孔穿孔装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100854078B1 (ko) | 모스 게이트형 전력용 반도체소자 및 그 제조방법 | |
| US5057884A (en) | Semiconductor device having a structure which makes parasitic transistor hard to operate | |
| JPH0613621A (ja) | 半導体装置及びその製造方法 | |
| JPH0621468A (ja) | 絶縁ゲート型半導体装置 | |
| JPH07101737B2 (ja) | 半導体装置の製造方法 | |
| JPS6180858A (ja) | パワ−ｍｏｓｆｅｔ | |
| Luther-King et al. | MOS control device concepts for AC-AC matrix converter applications: the HCD concept for high-efficiency anode-gated devices | |
| JPH0620141B2 (ja) | 導電変調型ｍｏｓｆｅｔ | |
| JP3249891B2 (ja) | 半導体装置およびその使用方法 | |
| JP3211529B2 (ja) | 縦型ｍｉｓトランジスタ | |
| WO2024038681A1 (ja) | 炭化珪素半導体装置 | |
| JP2964609B2 (ja) | 絶縁ゲート型バイポーラトランジスタおよびその製造方法 | |
| JPH01128576A (ja) | 縦型ｍｏｓ電界効果トランジスタ | |
| JP2720574B2 (ja) | デュアルゲート型絶縁ゲートバイポーラトランジスタ | |
| JP2808882B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JP3120440B2 (ja) | 半導体双方向スイッチ | |
| JP2857200B2 (ja) | 半導体装置 | |
| US6727527B1 (en) | Reverse blocking IGBT | |
| JP2003332577A (ja) | 半導体装置及びその製造方法 | |
| JP3116695B2 (ja) | 半導体装置 | |
| JP2816985B2 (ja) | 縦型ｍｏｓ電界効果トランジスタ | |
| JP2000114518A (ja) | 半導体装置 | |
| JPH07211894A (ja) | 電圧駆動型半導体装置 | |
| JPS61214477A (ja) | Ｍｏｓ型半導体装置 | |
| JPH03145163A (ja) | サイリスタ |