JPS58153368A - 絶縁ゲ−ト型電界効果トランジスタ - Google Patents
絶縁ゲ−ト型電界効果トランジスタInfo
- Publication number
- JPS58153368A JPS58153368A JP57035802A JP3580282A JPS58153368A JP S58153368 A JPS58153368 A JP S58153368A JP 57035802 A JP57035802 A JP 57035802A JP 3580282 A JP3580282 A JP 3580282A JP S58153368 A JPS58153368 A JP S58153368A
- Authority
- JP
- Japan
- Prior art keywords
- region
- layer
- diffusion
- impurity concentration
- source region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs
- H10D30/603—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs having asymmetry in the channel direction, e.g. lateral high-voltage MISFETs having drain offset region or extended drain IGFETs [EDMOS]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
- H10D30/66—Vertical DMOS [VDMOS] FETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
- H10D62/149—Source or drain regions of field-effect devices
- H10D62/151—Source or drain regions of field-effect devices of IGFETs
- H10D62/152—Source regions of DMOS transistors
- H10D62/153—Impurity concentrations or distributions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
- H10D62/149—Source or drain regions of field-effect devices
- H10D62/151—Source or drain regions of field-effect devices of IGFETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
- H10D62/393—Body regions of DMOS transistors or IGBTs
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は絶縁ゲート型電界効果トランジスタに係夛、
特に２重拡散絶縁ゲート型電界効果トランジスタの改良
構造に関する。
特に２重拡散絶縁ゲート型電界効果トランジスタの改良
構造に関する。
一般的な２重拡散絶縁ゲート型電界効果トランジスタ（
以降ＤＭＯ８と略記する）における素子の構造を第１図
に示す。図において、（１）はＮ型シリコン基板のドレ
イン層で、前記基板の一方の主面から１つの拡散マスク
を用いてＰ型およびＮ十型不純物を各１回ずつ拡散する
、いわゆる２重拡散によってペース領域（２）、ソース
領域（３）が形成されており、これで生ずる拡散差、特
に基板の主面に沿う部分がチャンネル領域となる。そし
て、基板の主面に沿う部分での不純物プロファイルを第
２図に示す。ＤＭＯ８においてはペース領域とドレイン
領域とでは前者の方が不純物濃度が大きいため、ドレイ
ン電圧を増加すると生ずる空乏層、は主としてドレイン
層の方へ伸び、ペース領域への伸びは小さいため、バン
チスルーによる耐圧劣化を防ぐことができる。したがっ
て、高耐圧化を計るためにはベーと領域の全不純物量Ｑ
Ｂはできるだけ大きい方がよい。しかし、一方で絶縁ゲ
ート型電界効果トランジスタ（以下ＩＧ−ＰＥＴと略記
する）においては、ペース領域が反転してチャンネルと
なるしきい値電圧（以下ＶＴ）ｆと略記する）を適当な
値にする必要があることからペース領域の最大不純物濃
度Ｎａ（ｗａｘ）を一定以上大きくすることは許されな
い。そこで、ソース領域の拡散深さもおのずからきまっ
てくる。すなわち、第３図に示すように１ソース（Ｎ＋
）領域の拡散の進行にともなって既に拡散されているペ
ースＣＰ）領域を基板表面から押し込んで行くもので、
この拡散の進行によってペース領域の不純物濃度は逐次
低下して行くため、その値がＮｍ（ｗａｘ）に達するま
で拡散を停止できない。すなわち、第２図に示したペー
ス領域の不純物プロファイルになるまでソース領域の拡
散は続秒られることＫなる。
以降ＤＭＯ８と略記する）における素子の構造を第１図
に示す。図において、（１）はＮ型シリコン基板のドレ
イン層で、前記基板の一方の主面から１つの拡散マスク
を用いてＰ型およびＮ十型不純物を各１回ずつ拡散する
、いわゆる２重拡散によってペース領域（２）、ソース
領域（３）が形成されており、これで生ずる拡散差、特
に基板の主面に沿う部分がチャンネル領域となる。そし
て、基板の主面に沿う部分での不純物プロファイルを第
２図に示す。ＤＭＯ８においてはペース領域とドレイン
領域とでは前者の方が不純物濃度が大きいため、ドレイ
ン電圧を増加すると生ずる空乏層、は主としてドレイン
層の方へ伸び、ペース領域への伸びは小さいため、バン
チスルーによる耐圧劣化を防ぐことができる。したがっ
て、高耐圧化を計るためにはベーと領域の全不純物量Ｑ
Ｂはできるだけ大きい方がよい。しかし、一方で絶縁ゲ
ート型電界効果トランジスタ（以下ＩＧ−ＰＥＴと略記
する）においては、ペース領域が反転してチャンネルと
なるしきい値電圧（以下ＶＴ）ｆと略記する）を適当な
値にする必要があることからペース領域の最大不純物濃
度Ｎａ（ｗａｘ）を一定以上大きくすることは許されな
い。そこで、ソース領域の拡散深さもおのずからきまっ
てくる。すなわち、第３図に示すように１ソース（Ｎ＋
）領域の拡散の進行にともなって既に拡散されているペ
ースＣＰ）領域を基板表面から押し込んで行くもので、
この拡散の進行によってペース領域の不純物濃度は逐次
低下して行くため、その値がＮｍ（ｗａｘ）に達するま
で拡散を停止できない。すなわち、第２図に示したペー
ス領域の不純物プロファイルになるまでソース領域の拡
散は続秒られることＫなる。
叙上の背景技術にはＮａ（ｍａｗ）を一定値以下に抑え
、かつＱＢを大きくするのに好適する手段が開発されて
おらず、解決する手段が強く要望されていた。
、かつＱＢを大きくするのに好適する手段が開発されて
おらず、解決する手段が強く要望されていた。
この発明は背景技術の問題点に対する解決手段として２
重拡散絶縁ゲート型電界効果トランジスタの改良構造を
提供する。
重拡散絶縁ゲート型電界効果トランジスタの改良構造を
提供する。
この発明はｌｏ−ＰＥＴのペース領域とソース領域の少
くとも一方が２回の拡散によって形成された低不純物濃
度層と高不純物濃度層とからなると同時に低不純物濃度
層で隣接のドレイン領域またはペース領域に接している
ことを特徴とするＩＱ−１ｉ’ＥＴである。
くとも一方が２回の拡散によって形成された低不純物濃
度層と高不純物濃度層とからなると同時に低不純物濃度
層で隣接のドレイン領域またはペース領域に接している
ことを特徴とするＩＱ−１ｉ’ＥＴである。
以下にこの発明を１実施例のＩＱ−ＦＥＴにつき図面を
診照して詳細に説明する。第４図はソース領域りの拡散
形成を２回に行なう例を示す。すなわち、低表面一度で
深い拡散を施してペース領域に接する第１ソース領域層
（１３ａ）と、前記第１ソース領域層（１３ａ）形成に
ついでこれよりも充分に高表面濃度でかつ、浅い拡散を
施して第１ソース領域層に戸する第２ソース領域層（１
３ｂ）を備える。
診照して詳細に説明する。第４図はソース領域りの拡散
形成を２回に行なう例を示す。すなわち、低表面一度で
深い拡散を施してペース領域に接する第１ソース領域層
（１３ａ）と、前記第１ソース領域層（１３ａ）形成に
ついでこれよりも充分に高表面濃度でかつ、浅い拡散を
施して第１ソース領域層に戸する第２ソース領域層（１
３ｂ）を備える。
このＩＧ−ＦＥＴの基板の主面からの深さ方向の不純物
プロファイルを第５図に太い実線（１０８−１０Ｂ−１
０Ｄ）で示す。なお、図中に細線（実線）で示す不純物
プロファイル線（９８−９Ｂ−９Ｄ） （９ＤとＩＯＤ
とは一致している）は従来−を示す第２図を添えて相違
点を明確にする。この発明の実施例ではソース領域の拡
散が２回に行なわれているため、図中破線で示す第１ソ
ース拡散のプロファイル（１０ｆ９’）Ｋよって、ペー
スの拡散不純物濃度の特に基板表面に近い部分が拡散孔
端かもの距離によって低減される。すなわち、図の１点
鎖線で示された当初のペース領域濃度が２点鎖線によっ
て示される如く傾斜が緩められている。このため、Ｎａ
（ｍａｘ）を得るための第２ソース拡散（１０８）は基
板表面に近く（浅く）て達成できる。
プロファイルを第５図に太い実線（１０８−１０Ｂ−１
０Ｄ）で示す。なお、図中に細線（実線）で示す不純物
プロファイル線（９８−９Ｂ−９Ｄ） （９ＤとＩＯＤ
とは一致している）は従来−を示す第２図を添えて相違
点を明確にする。この発明の実施例ではソース領域の拡
散が２回に行なわれているため、図中破線で示す第１ソ
ース拡散のプロファイル（１０ｆ９’）Ｋよって、ペー
スの拡散不純物濃度の特に基板表面に近い部分が拡散孔
端かもの距離によって低減される。すなわち、図の１点
鎖線で示された当初のペース領域濃度が２点鎖線によっ
て示される如く傾斜が緩められている。このため、Ｎａ
（ｍａｘ）を得るための第２ソース拡散（１０８）は基
板表面に近く（浅く）て達成できる。
次に示す実施例は第６図に示すようにペース領域９が２
＠のＰ型不純物拡散によって形成されるものである。第
７図に不純物プロファイル線で示す（ｌ１ｍ）は第１回
目のペース拡散（高濃度Ｐ型）でＮａ（ｍａｘ）を決定
し、（ｔｘｂ）は第２回目のペース拡散（低濃度Ｐ型）
でＱＢを低濃度部で増加させる効果がある。すなわち、
素子の各不純物濃度のプロファイルを示す第８図の太線
と、従来の同プロファイルを示す細線とを比較すると低
濃度部で増加した分（矢印表示）が明瞭に認められる。
＠のＰ型不純物拡散によって形成されるものである。第
７図に不純物プロファイル線で示す（ｌ１ｍ）は第１回
目のペース拡散（高濃度Ｐ型）でＮａ（ｍａｘ）を決定
し、（ｔｘｂ）は第２回目のペース拡散（低濃度Ｐ型）
でＱＢを低濃度部で増加させる効果がある。すなわち、
素子の各不純物濃度のプロファイルを示す第８図の太線
と、従来の同プロファイルを示す細線とを比較すると低
濃度部で増加した分（矢印表示）が明瞭に認められる。
次の実施例は第９図に示すように、ソース領域０３とペ
ース領域ａ２とをいずれも２回の拡散によって形成する
もので、不純物濃度のプロファイルは第１０図に示す如
くなる。この実施例は叙上の２つの実施例を併せ施す形
のもので、第１０図に従来の不純物濃度のプロファイル
を示す破線と比較して効果が明確に認められる。
ース領域ａ２とをいずれも２回の拡散によって形成する
もので、不純物濃度のプロファイルは第１０図に示す如
くなる。この実施例は叙上の２つの実施例を併せ施す形
のもので、第１０図に従来の不純物濃度のプロファイル
を示す破線と比較して効果が明確に認められる。
この発明にかかるＤＭＯ８には次にあげる利点がある。
その１つはソースおよびまたはチャンネル部ペースの拡
散を２回以上行なうことによシチャンネル部ベースの全
不純物量を増大させ、ドレイン電圧印加時のベース層へ
の空乏層の伸びを小さくすることによシ高耐圧化が可能
になるとともにチャンネル長をさらに短かくすることに
よシ相互コンダクタンスを増大させることができ、大電
流化が可能になる。
散を２回以上行なうことによシチャンネル部ベースの全
不純物量を増大させ、ドレイン電圧印加時のベース層へ
の空乏層の伸びを小さくすることによシ高耐圧化が可能
になるとともにチャンネル長をさらに短かくすることに
よシ相互コンダクタンスを増大させることができ、大電
流化が可能になる。
次にはチャンネル部のベース不純物濃度プロファイル（
特にＮａ（ｍａｘ）付近）が均一化されるためＫＶＴＨ
の制御性がよくなる。
特にＮａ（ｍａｘ）付近）が均一化されるためＫＶＴＨ
の制御性がよくなる。
第１図は従来のＤＭＯ８の要部の断面図、第２図はＤＭ
Ｏ８の不純物プロファイルを示す線図、第３図はＤＭＯ
８の拡散形成を不純物プロファイルにつき説明するため
の線図、第４図以降はこの発明にかかり、第４図は第１
実施例のＤＭＯ８の要部の断面図、第５図は第４図のＤ
ＭＯ８の不純物プロファイルを示す線図、第６図は第２
実施゛例のＤＭＯ８の要部の断面図、第７図はＤＭＯ８
のベース不純物の２重拡散を説明するための線図、第８
図は第６図のＤＭＯ８の不純物プロファイルを示す線図
、第９図は第３実施例のＤＭＯ８の要部の断面図、第１
０図は第９図のＤＭＯ８の不純物プロファイルを示す線
図である。 リ ベース領域 リ ソース領域 代理人 弁理士 井 上 −男 第 １ 図 第 ２ 図 ρ ネｉｉ秋：Ｘ４ψ５の距嶋強オ Ｉｉ ３ 図 第 ４ 図 第 ５ 図 第 ６ 図 第７図 第８図 才鋳融４Ｌ賃もｔ５の距畝 第 ９ 図 第１θ図 θ
Ｏ８の不純物プロファイルを示す線図、第３図はＤＭＯ
８の拡散形成を不純物プロファイルにつき説明するため
の線図、第４図以降はこの発明にかかり、第４図は第１
実施例のＤＭＯ８の要部の断面図、第５図は第４図のＤ
ＭＯ８の不純物プロファイルを示す線図、第６図は第２
実施゛例のＤＭＯ８の要部の断面図、第７図はＤＭＯ８
のベース不純物の２重拡散を説明するための線図、第８
図は第６図のＤＭＯ８の不純物プロファイルを示す線図
、第９図は第３実施例のＤＭＯ８の要部の断面図、第１
０図は第９図のＤＭＯ８の不純物プロファイルを示す線
図である。 リ ベース領域 リ ソース領域 代理人 弁理士 井 上 −男 第 １ 図 第 ２ 図 ρ ネｉｉ秋：Ｘ４ψ５の距嶋強オ Ｉｉ ３ 図 第 ４ 図 第 ５ 図 第 ６ 図 第７図 第８図 才鋳融４Ｌ賃もｔ５の距畝 第 ９ 図 第１θ図 θ
Claims (1)
- 半導体基板がドレイン領域で、この基板の１主向に選択
的に２重拡散形成された基板と反対導電型のペース領域
と、前記ベース領域内に基板と同導電型のソース領域と
を具備した絶縁ゲート型眼界効果トランジスタにおいて
、ペース領域とソース領域の少くとも一方が２回の拡散
によって形成された低不純物濃度層と高不純物濃度層と
からなると同時に低不純物濃度層で隣接のドレイン領域
またはベース領域に接していることを特徴とする絶縁ゲ
ート型電界効果トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57035802A JPS58153368A (ja) | 1982-03-09 | 1982-03-09 | 絶縁ゲ−ト型電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57035802A JPS58153368A (ja) | 1982-03-09 | 1982-03-09 | 絶縁ゲ−ト型電界効果トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58153368A true JPS58153368A (ja) | 1983-09-12 |
| JPH0456473B2 JPH0456473B2 (ja) | 1992-09-08 |
Family
ID=12452045
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57035802A Granted JPS58153368A (ja) | 1982-03-09 | 1982-03-09 | 絶縁ゲ−ト型電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58153368A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5950561A (ja) * | 1982-09-17 | 1984-03-23 | Hitachi Ltd | 半導体集積回路装置 |
| US4680604A (en) * | 1984-03-19 | 1987-07-14 | Kabushiki Kaisha Toshiba | Conductivity modulated MOS transistor device |
| JPH01128576A (ja) * | 1987-11-13 | 1989-05-22 | Matsushita Electron Corp | 縦型ｍｏｓ電界効果トランジスタ |
| JPH01164068A (ja) * | 1987-12-21 | 1989-06-28 | Hitachi Ltd | 半導体装置 |
| JPH0268966A (ja) * | 1988-09-02 | 1990-03-08 | Mitsubishi Electric Corp | 電界効果型半導体装置 |
| WO1991011826A1 (en) * | 1990-02-01 | 1991-08-08 | Quigg Fred L | Mosfet structure having reduced gate capacitance and method of forming same |
| US5045901A (en) * | 1988-10-03 | 1991-09-03 | Mitsubishi Denki Kabushiki Kaisha | Double diffusion metal-oxide-semiconductor device having shallow source and drain diffused regions |
| US5121176A (en) * | 1990-02-01 | 1992-06-09 | Quigg Fred L | MOSFET structure having reduced gate capacitance |
| US5179032A (en) * | 1990-02-01 | 1993-01-12 | Quigg Fred L | Mosfet structure having reduced capacitance and method of forming same |
| JP2018032863A (ja) * | 2017-09-21 | 2018-03-01 | 株式会社パウデック | 絶縁ゲート型電界効果トランジスタ |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5673472A (en) * | 1979-10-30 | 1981-06-18 | Rca Corp | Longitudinal mosfet device |
| JPS57134855U (ja) * | 1981-02-17 | 1982-08-23 |
-
1982
- 1982-03-09 JP JP57035802A patent/JPS58153368A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5673472A (en) * | 1979-10-30 | 1981-06-18 | Rca Corp | Longitudinal mosfet device |
| JPS57134855U (ja) * | 1981-02-17 | 1982-08-23 |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5950561A (ja) * | 1982-09-17 | 1984-03-23 | Hitachi Ltd | 半導体集積回路装置 |
| US4680604A (en) * | 1984-03-19 | 1987-07-14 | Kabushiki Kaisha Toshiba | Conductivity modulated MOS transistor device |
| USRE32784E (en) * | 1984-03-19 | 1988-11-15 | Kabushiki Kaisha Toshiba | Conductivity modulated MOS transistor device |
| JPH01128576A (ja) * | 1987-11-13 | 1989-05-22 | Matsushita Electron Corp | 縦型ｍｏｓ電界効果トランジスタ |
| JPH01164068A (ja) * | 1987-12-21 | 1989-06-28 | Hitachi Ltd | 半導体装置 |
| JPH0268966A (ja) * | 1988-09-02 | 1990-03-08 | Mitsubishi Electric Corp | 電界効果型半導体装置 |
| US5045901A (en) * | 1988-10-03 | 1991-09-03 | Mitsubishi Denki Kabushiki Kaisha | Double diffusion metal-oxide-semiconductor device having shallow source and drain diffused regions |
| WO1991011826A1 (en) * | 1990-02-01 | 1991-08-08 | Quigg Fred L | Mosfet structure having reduced gate capacitance and method of forming same |
| US5121176A (en) * | 1990-02-01 | 1992-06-09 | Quigg Fred L | MOSFET structure having reduced gate capacitance |
| US5179032A (en) * | 1990-02-01 | 1993-01-12 | Quigg Fred L | Mosfet structure having reduced capacitance and method of forming same |
| JP2018032863A (ja) * | 2017-09-21 | 2018-03-01 | 株式会社パウデック | 絶縁ゲート型電界効果トランジスタ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0456473B2 (ja) | 1992-09-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2771172B2 (ja) | 縦型電界効果トランジスタ | |
| US5219777A (en) | Metal oxide semiconductor field effect transistor and method of making the same | |
| KR100854078B1 (ko) | 모스 게이트형 전력용 반도체소자 및 그 제조방법 | |
| JPS5833870A (ja) | 半導体装置 | |
| JPH03145138A (ja) | Ｄｍｏｓトランジスタの形成方法 | |
| US6150698A (en) | Semiconductor device and method of forming semiconductor device having non-uniformly doped well | |
| KR0134887B1 (ko) | 쌍극성 트랜지스터 및 그 제조방법 | |
| JPS6269562A (ja) | 電界効果トランジスタ装置およびその製造方法 | |
| US5248893A (en) | Insulated gate field effect device with a smoothly curved depletion boundary in the vicinity of the channel-free zone | |
| JPH0456473B2 (ja) | ||
| JPH0237777A (ja) | 縦型電界効果トランジスタ | |
| JPH056354B2 (ja) | ||
| JPH10125906A (ja) | 半導体装置及びその製造方法 | |
| JPH0465549B2 (ja) | ||
| JP2727590B2 (ja) | Ｍｉｓ型半導体装置 | |
| JP2925161B2 (ja) | 絶縁ゲート型電界効果トランジスタ | |
| JPS6025028B2 (ja) | 半導体装置の製造方法 | |
| JPH10189964A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPS6151875A (ja) | 半導体装置 | |
| JPH10256534A (ja) | Ｄｍｏｓ構造を有する半導体装置およびその製造方法 | |
| JP3213560B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPS58130570A (ja) | 半導体装置 | |
| JPS60137065A (ja) | 半導体装置 | |
| JPH08316469A (ja) | 高耐圧半導体装置 | |
| JPS6016469A (ja) | Ｍｉｓ半導体装置の製法 |