JPH01128675A - 高圧発生回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野］ 本発明は、ブラウン管のアノードに加える高圧出力電圧
の安定化回路が設けられている高圧発生回路に関するも
のである。

〔従来の技術〕

第３図には従来の高圧発生回路が示されている。この高
圧発生回路は水平偏向出力回路１と、フライバックトラ
ンス２とを備えている。

水平偏向出力回路１は、水平出力トランジスタ４と、ダ
ンパーダイオード５と、共振コンデンサ６と、水平偏向
コイル７と、８字補正コンデンサ８とからなる。水平出
力トランジスタ４は水平ドライブ回路から送られてくる
電圧パルスを受けてスイッチング作用を行い、ダンパー
ダイオード５との協同によって水平偏向コイル７に鋸歯
状波電流を加える。その一方において、共振コンデンサ
６と水平偏向コイル７はその共振作用によってフライバ
ックパルスを発生させ、これをフライバックトランス２
に加える。

フライバックトランス２はコアＩＯに低圧コイル１１と
高圧コイル１２を巻装したものからなり、低圧コイル１
１の一端は水平出力トランジスタ４のコレクタ側に接続
され、また、同コイル１１の他端は入力電源１３に接続
されている。そして、高圧コイル１２の高圧側は高圧整
流ダイオード１４を介してブラウン管１５のアノード１
６に接続され、同コイル１２の他端はＡ　Ｂ　Ｌ　（Ａ
ｕｔｏｍａｔｉｃ　ＢｒｉｇＭｎｅｓｓ　Ｌｉｍ１ｔｅ
ｒ）側に接続されている。このフライバックトランス２
は水平偏向出力回路１から加えられるフライバックパル
スを昇圧してその昇圧出力（高圧出力電圧）をブラウン
管１５のアノード１６に加えるものである。

−ｉに、高圧コイル１２を第３図〜第５図に示すように
ダイオード１７を介して多層に積層巻きし、各層間のコ
イルを同一巻数、同一巻幅、同一巻線ピッチで巻き、か
つ、各層の巻き終りと次の層の巻き始めとを前記ダイオ
ード１７で同一極性にすれば、交流的には各層のコイル
間で電位差が零となる。したがって、各層間の絶縁処理
は直流の電位差だけを考えればよく、状電体損による発
熱を考慮する必要がないから、その絶縁処理は容易とな
る。

また、前記のように高圧コイル１２を多層巻きにすれば
、低圧コイル１１と高圧コイル１２との絶縁距離を他の
セクション巻きコイル等と比較して小さくできるから、
コイル最外層の仕上り外径も小さくできる。その結果と
して、第６図に示すように、高圧コイル１２のり一ケー
ジインダクタンスを小さくできるという利点があり、か
かる理由から、同コイル１２を多層巻きタイプとしたフ
ライバックトランス２が広く使用されている。

ところが、第６図に示すように、高圧コイル１２を多層
巻きにしただけでは同コイル１２からブラウン管１５の
アノード１６に流れる高圧電流１０が０〜２００μＡの
範囲で急激に変動し、好ましくない現象が生じる。そこ
で、近年においては、第３図に示すように、高圧出力側
（ブラウン管１５のアノード側）とアース間に固定抵抗
器１８と可変抵抗器２０とを直列に配置し、高圧出力電
流１０の約ｌＯ％の電流を分流し、第７図に示すように
、前記高圧出力電流の２．変動を防止している。

すなわち、第６図および第７図に示す特性図において、
高圧電流１□の可変設定範囲が０〜１０００μＡの範囲
に設定されているとすれば、高圧電流ＩＨの分流手段を
講じない場合、出力インピーダンスＺ。ｌは第６図から
ｚ、、＝　（２７−２５）　ＫＶ／１０００μＡ＝２Ｍ
Ωとなる。これに対し、１．の分流手段を講じれば、出
力インピーダンスＺ６ｔは第７図から、Ｚ、、＝　（２
６，１−２４，９）にＶ／１０００　ｔｔ　Ａ　＝　１
．２ＭΩとなり、出力インピーダンスのかなり大幅な改
善が図られたことになる。

〔問題点を解決するための手段〕

しかしながら、今日においては、ブラウン管１５の画質
に対する高精細化の要請がますます強くなり、出力イン
ピーダンスを更に小さくすることが望まれている。しか
も、その出力インピーダンスを低下させる場合、電力損
失を伴わない手段が強く望まれ、前記のように、固定抵
抗器１８と可変抵抗器２０を介して１．の分流を図る方
法は、かかる要望にすでに応えられなくなっており、も
はや市場に受は入れられなくなりつつある。

本発明は上記事情に鑑みなされたものであり、その目的
は、電力損失を伴うことなく出力インピーダンスの大幅
な低下、換言すれば、高圧電流の変化に対して高圧電圧
の安定化、を図ることができる高圧発生装置を提供する
ことにある。

〔問題点を解決するための手段〕

本発明は上記目的を達成するため、次のように構成され
ている。すなわち、本発明は、水平偏向出力回路から加
えられるフライバックパルスをフライバックトランスで
昇圧し、高圧出力電圧を同トランスを構成する高圧コイ
ルの高圧側からブラウン管のアノードに加える高圧発生
回路において、フライバックトランスのコアに巻回され
、高圧出力電流が可変設定範囲を一杯に変化したときの
高圧出力電圧の変化分に対してほぼ１／ｎ（ｎは整数）
のパルス電圧を発生する加算電圧発生コイルと；高圧出
力電圧を検出する電圧検出部と；この電圧検出部が検出
した検出電圧の変化分に対応する電圧信号を出力する作
動増幅器と；この作動増幅器の出力信号に基づいて高圧
出力電圧を安定化させる加算率を定め、前記加算電圧発
生コイルで発生した電圧にその加算率を剰じたパルス電
圧を出力する加算制御回路と；加算制御回路からの出力
電圧をほぼｎ倍に増加してその多倍圧のパルス電圧を高
圧コイルの低圧側に加える多倍圧回路と；を有すること
を特徴として構成されている。

〔作用〕

上記のように構成されている本発明において、加算電圧
発生コイルには、高圧出力電流１１１を可変設定範囲−
杯に変化させたときの電圧変化分を△ＥＨとすると、Δ
Ｅ　ＨＸ　１　／　ｎのカロ算電圧が発生している。こ
の状態で、ブラウン管のアノードに高圧電流ＩＮが流れ
、高圧出力電圧Ｅ、が低下すると、その電圧低下（降下
）は誤差増幅器によって検出され、誤差増幅器はその電
圧低下分に対応する信号を加算電圧制御回路に送る。加
算電圧制御回路は誤差増幅器から送られてくる信号値に
応して高圧出力電圧Ｅ□を安定化させるのに適する加算
率を定め、加算電圧発生コイルで生した加算電圧に前記
加算率を剰じ、その加算出力電圧を多倍圧回路に加える
。多倍圧回路は加算出力電圧をｎ倍に増加させる。

この結果、前記加算出力電圧の所望倍数の電圧、すなわ
ち、高圧出力電圧の低下分に相当する電圧が多倍圧回路
を経て高圧出力電圧に加えられることとなり、前記高圧
電流Ｉ　１１が流れることに起因して生じた高圧出力電
圧Ｅｌの低下分が補償され、これにより高圧出力電圧の
安定化が図られるのである。

〔実施例〕

以下、本発明の一実施例を図面に基づい゛ζ説明する。

なお、本実施例の説明において、従来例と同一の回路部
分には同一符号を付し、その重複説明を省略する。

第１図には本発明の一実施例を示す回路構成が示されて
いる。

本実施例が従来例と異なる特徴的なことは、力■算電圧
発生コイル２１と、誤差増幅器２２と、加算電圧制御回
路２３と、電圧検出部１９とが設けられていることであ
る。

前記加算電圧発生コイル２１は、フライハックトランス
２のコアＩＯに巻装されるもので、そのコイル２１の出
力端側（巻き終り側）には第１のタンプ２４と第２のタ
ップ２５とが設けられている。この第１のタップ２４は
、高圧出力電流Ｉ　１１が可変設定範囲の０から１、ま
で変化したときの高圧出力電圧Ｅ、の電圧変化分△Ｅｌ
ｌに対し、はぼ八Ｅ、、×１　／　ｎの電圧（加算電圧
）を発生させるコイル巻回位置に設けられており、また
、第２のタンプ２５は第１のタップ２４の位置からコイ
ルを所定巻回数だけ巻き上げ、その巻き上げ端位置に設
けられる。

この第２のタップ２５の巻き上げ量は該第２のタップ２
５に接続される抵抗器２６の電圧降下分を補償する巻回
長、つまり抵抗器２６の電圧降下分に相当する電圧を両
タップ２４．２５間に発生させる巻回長に設定されてい
る。

一方、高圧コイル１２の高圧側（高圧整流ダイオ−）’
１４のカソード側）には固定抵抗器２８の一端が接続さ
れ、同抵抗器２８の他端側には可変抵抗器■ＲＦ＋固定
抵抗器２９．可変抵抗器ＶＲ，，固定抵抗器３０．可変
抵抗器ＶＲ，が順に直列接続されて高圧出力電圧ＥＨの
電圧検出部１９を構成している。そして、可変抵抗器Ｖ
Ｒ，は前記加算電圧発生コイル２１の低圧側（巻き始め
側）に接続されており、その接続部はＡＢＬに通じてい
る。

前記可変抵抗器Ｖ　Ｒｒ　は高圧出力電圧ＥＨを検出し
、この検出電圧ｅ、を誤差増幅器２２のプラス側端子に
加えている。一方、誤差増幅器２２のマイナス側端子に
は基準電源３２の正側が接続され、同電源３２から該マ
イナス側端子に基準電圧ｅ３が印加されている。なお、
同電源３２の負側は前記可変抵抗器ＶＲ，と加算電圧発
生コイル２１の低圧側とＡＢＬ側との共通接続部側に接
続されている。

前記誤差増幅器２２は基準電圧ｅ、と検出電圧ｅ、Ｉと
を比較し、ｅ、−ｅｓの差に対応する出力電圧ｅ０を出
力する。本実施例では、出力電流Ｉ□が設定可変範囲内
で最大に変化した■工＝■□のときの検出電圧ｅ　ｎが
基準電圧ｅ、に等しくなるように可変抵抗器ＶＲ，の抵
抗値を調整している。

加算電圧制御回路２３は第１のトランジスタ３３とダイ
オード３４と第２のトランジスタ３５と抵抗器２６とか
らなる。第１のトランジスタ３３のベース側は誤差増幅
器２２の出力端に接続されており、同トランジスタ３３
のエミッタ側は加算電圧発生コイル２１の低圧側に接続
され、また、同トランジスタ２３のコレクタ側はダイオ
ード３４のカソード側に接続されている。そして、ダイ
オード３４のアノード側は第２のトランジスタ３５のベ
ース側に接続され、同トランジスタ３５のコレクタ側は
前記加算電圧発生コイル２１の第１のタップ２４に接続
されている。さらに、同コイル２１の第２のタップ２５
とベース間には前記抵抗器２６が介設されており、また
、第２のトランジスタ３５のエミッタは多倍圧回路３６
の入力側に接続されている。

この多倍圧回路３６は第１から第４の各ダイオード３７
．３８．３９．４０と第１および第２の各コンデンサ４
１．４２とによって構成されている。前記第１のダイオ
ード３７のアノード側は前記第２のトランジスタ３５の
エミッタ側に接続されており、同ダイオード３７のカソ
ード側は第２のダイオード３８のアノード側に、同ダイ
オード３８のカソード側は第３のダイオード３９のアノ
ード側に接続されてダイオードの直列接続体が形成され
ており、この第３のダイオード３９のカソード側は高圧
コイル１２の低圧側に接続されている。

また、第１のコンデンサ４１の一端側は前記第２のトラ
ンジスタ３５のエミッタと第１のダイオード３７のアノ
ード側との共通接続部に接続され、同コンデンサ４１の
他端側は第２のダイオード３８のカソード側と第３のダ
イオード３９のアノード側との接続部に接続されている
。一方、第４のダイオード４０と第２のコンデンサ４２
とは並列接続されており、その並列回路の一端側（第４
のダイオード４００カソード側）は第１のダイオード３
７と第２のダイオード３８との前記接続部に接続され、
また、同並列回路の他端側は前記第１のトランジスタ３
３のエミッタ側に接続されている。

本実施例は上記のよ°うに構成されており、以下にその
作用を説明する。

まず、ＣＲＴブラウン管のアノード側に流れる高圧電流
Ｉ　１１が動作範囲の最大規定値１１１Ｍになると、高
圧出力電圧Ｅ、が低下するが、このとき、前述のごと（
、誤差増幅器２２に入る検出信号の電圧ｅ、と基準電圧
ｅ、とが等しくなるから、誤差増幅器２２からの出力電
圧ｅ、は零となり第１のトランジスタ３３がカットオフ
する。

一方、このとき、加算電圧発生コイル２１の低圧側端部
と第１のタップ２４間にはｅＨ２”ΔｅＸＮ２のパルス
電圧が発生する。

ただし、Δｅはコイル１ターン当たりの発生電圧であり
、Ｎ２はコイル２１の低圧側端部と第１のタップ２４間
のコイル巻数である。このｅＨ２のパルス電圧の波形は
第２図のように表され、この波形図の正の部分がｅｏに
相当する。

ところで、第１のトランジスタ３３がカットオフのとき
には、前記ｅ０の電圧が第２のトランジスタ３５のコレ
クタにかかる。同時に抵抗器２６を通して第２のタップ
２５側から電圧ｅ０より少し高めの電圧が第２のトラン
ジスタ３５のベース側に印加され、同トランジスタ３５
のエミッタ側にはｅｏの正のパルス電圧が発生する。つ
まり、加算電圧制御回路２３は加算率を１　　（１００
％）と定め、加算電圧発生コイル２１で発生した加算電
圧ｅ０に前記加算率１を剰じてその出力電圧ｅ０を多倍
圧回路３６に加える。

この加算電圧制御回路２３は高圧出力電圧ＥＨの降下分
を補償するように、つまりＥＨを安定化させるように前
記加算率を定める。すなわち、高圧出力電流Ｉ　Ｉ＋が
可変設定範囲のＯから１．まで−杯に変化したとき、高
圧出力回路の出力インピーダンスを７０とすれば、電圧
降下分ΔＥ、は△巳ｎ　＝　ｌ　ＨＭＸ　Ｚ　ｏで表さ
れ、ΔＥ）Ｉ＝ｎｅ。

（ｎは整数）のとき高圧出力電圧Ｅ　１１は安定化する
。

つまり、ΔＥ、、＝ｎｅ０のときは、加算電圧発生コイ
ル２１は△Ｅ　ｎ　Ｘ　１　／　ｎ　＝　ｅ　ｏの加算
電圧を発生する。そして、この加算電圧は加算電圧制御
回路２３によって前記のように、加算率１が剰じられ、
多倍圧回路３６にｅ（Ｉ　Ｘ　ｌ　＝　８６の電圧が加
えられるのである。

この多倍圧回路３６は加算率が剰じられた加算電圧をｎ
倍に増加させる。すなわち、偏向周期の帰線期間Ｔ、に
おいては第１図の実線ａの経路で電流が流れ、多倍圧回
路３６の第２のコンデンサ４２にはｅｏが発生する。

次に、走査期間′「、になると、バイポーラトランジス
タ等によって構成される第２のトランジスタ３５には逆
漏れ電流が流れることから第１図の点線で示す経路に沿
って電流が流れる。その結果として、第１のコンデンサ
４１にｅｏ　＋ｅ、の電圧が発生する。ただし、ｅ２は
第２図に示すように、加算電圧発生コイル２１で発生す
るパルス電圧の負の部分の電圧である。

そして、再び帰線期間Ｔ、に入ると、第１図の一点鎖線
Ｃで示す経路に沿って電流が流れ、高圧コイル１２の低
圧側には２ｅｏ＋ｅｚの電圧が加えられる。このｅ２は
ｅｏに較べて非常に小さく、したがって、本実施例の多
倍圧回路３６はｎ−２の２倍圧回路として作用する。

前記の如く、高圧出力電圧Ｅ、の降下分Δ巳□（２ｅ、
）は多倍圧回路３６から加えられる電圧２ｅ０によって
補償され、Ｅ、の安定化が達成される。

次に、高圧出力電流ＩＮが０のときは、Ｅ、は電圧降下
が生じないから、ＩＩ＋＝１１１８のときより高圧出力
電圧Ｅ、はＺＯＸＩＨＭだけ増加する。したがって誤差
増幅器２２に入り込む検出電圧ｅ□は基準電圧ｅ、より
も大きくなり、ｅ、−ｅ、の値に対応する電圧ｅ６を出
力信号として出力する。

この結果、第１のトランジスタ３３は完全に導通状態と
なるから、第２のトランジスタ３５はカットオフとなり
、高圧出力電圧ＥＩＩに加える補償の電圧はＯとなる。

上記の結果をまとめると次のようになる。すなわら、高
圧出力電流■８が０のときの高圧出力電圧をＥ、。とす
れば、 Ｉイー１１１．４のときの高圧出力電圧ＥｌｌはＥＨ＝
ＥＨＯＩ　ＨＮＸ　Ｚｏ　＋　ｎ　ｅｏ　＝ＥＨＯとな
る。

また、■□＝０のときには、 Ｅ、＝ＥＨ０となり、両者の高圧出力電圧は等しい。

次に、Ｉ□が０とＩＮＨの間に在るときにも加算電圧制
御回路２３は検出電圧ｅ　Ｉ＋の大きさに応じて高圧出
力電圧Ｅ　１１が一定となるように加算率を定めるから
、Ｅ　１１の安定化が図られる。すなわち、ｅＨ・が大
きい（小さい）ときにはそれに対応して誤差増幅器２２
からの出力電圧ｅ、も大きく　（小さく）なり、このｅ
、が大きい（小さい）と第１のトランジスタ３３のコレ
クタ電圧が小さく　（大きく）なり、これに伴い、第２
のトランジスタ３５のエミッタ側の電圧も小さく　（大
きく）なり、多倍圧回路３６に加えられる電圧も小さく
　（大きく）なる。つまり、高圧出力電圧Ｅｎの降下が
大きい（ｅ□が小さい）ときはＥ。に加えられる補償電
圧が大きくなり、Ｅやの降下が小さい（ｅｏが大きい）
ときは補償電圧が小さくなり、高圧出力電圧Ｅ、を−走
化するように回路動作が行われ、Ｅ８の安定化が図られ
るのである。

ところで、−船釣に、高圧出力電圧Ｅｌ（を安定化させ
るには最大で２にＶ程度の補償電圧が必要となる。もし
、本実施例のような多倍圧回路３６を設けない場合は、
トランジスタ３３．３５の逆耐圧を２にＶ以上にしなけ
ればならない。しかし、かかる高耐圧のトランジスタは
汎用されておらず、特別に製作するとコストが極めて高
くなり不便である。

これに対し、本実施例の如く、加算電圧制御回路２３の
下流側にｎ倍の多倍圧回路３６を設ければ、トランジス
タ３３．３５の逆耐圧をＩ　／　ｎにすることが可能と
なり、汎用のトランジスタで十分に目的を達成すること
ができる。

また、本実施例によれば、第２のトランジスタ３５のベ
ース側に接続される抵抗器２６の一端を加算電圧発生コ
イル２１の巻き−Ｌげ端部、つまり、第２のタップ２５
に接続しているから、同トランジスタ３５のベース側の
電圧をコレクタ側の電圧と等しくなる電圧まで高めるこ
とができ、同トランジスタ３５を逆耐圧−杯に至る広い
電圧範囲にわたって動作させることができるという利益
が得られる。

また、本実施例では、第２のトランジスタ３５で逆漏れ
電流を流すように構成しているから、通常必要なダイオ
ード４３を省略できる。また、本実施例では、多倍圧回
路３６の出力をパルス成分のまま高圧コイル１２に加え
ているから、一般の多倍圧回路に必要なコンデンサ４４
を省略することができるという利益が得られる。

さらに、本実施例では、第１のトランジスタ３３のコレ
クタ側と第２のトランジスタ３５のベース側にダイオー
ド３４を設け、同ダイオード３４のカソード側を第１の
トランジスタ３３のコレクタ側に接続しているから、走
査期間Ｔ、中に第１のトランジスタ３３のエミッタ側か
らコレクタ側に電流が逆流することがなく、したがって
、その逆電流が第１のトランジスタ３３に流れることで
電力損失を生ずるという不都合も生じることがない。

なお、本発明は上記実施例に限定されることがなく様々
な他の態様を採り得る。例えば、本実施例の高圧発生回
路はフライバックパルスの発生回路と水平偏向出力回路
とを兼用しているが、水平偏向出力回路を分離してもよ
く、蔓の場合は水平偏向コイル７と３字補正コンデンサ
８を省略できる。また、上記実施例では、第１図に示す
ように高圧コイル１２を積層巻きにしていないが、同コ
イル１２を分割して多層に積層巻きにしてもよい。この
場合は従来例の第３図〜第５図に示すように、分割巻き
した各層のコイル間にダイオード１７を介設することに
なる。

〔発明の効果〕

本発明は以上説明したように構成したものであるから、
高圧出力電圧の安定化が図れ、画面の歪みやフォーカス
劣化を効果的に防止することができる。さらに、高圧発
生回路の出力インビーダンスを極めて小さ（することが
でき、このことは画質の高精細化の要求に十分応え得る
ものとなる。

また、加算電圧発生コイルをフライバックトランスのコ
アに巻装して構成するものであるから、回路全体をフラ
イバックトランスのコアを境界線として、いわゆるＡＣ
絶縁を図ることができるという利益が得られる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す回路図、第２図は加算
電圧発生コイルで発生する電圧の波形図、第３図は従来
の高圧発生回路を示す回路図、第４図は積層タイプの高
圧コイルを用いたフライバックトランスの半断面図、第
５図は第４図に示す高圧コイルの結線図、第６図はブラ
ウン管のアノードに加える高圧出力電圧Ｅｌｌと高圧電
流１１１との関係を高圧コイルが積層巻きの場合とセク
ション巻きの場合とで比較した特性比較図、第７図は高
圧出力電流ＩＨの分流手段が設けられている第３図の回
路の高圧出力電圧Ｅ　Ｉ＋と高圧電流１．との関係を示
す特性図である。 １・・・水平偏向出力回路、２・・・フライバックトラ
ンス、４・・・水平出力トランジスタ、５・・・ダンパ
ーダイオード、６・・・共振コンデンサ、７・・・水平
偏向コイル、８・・・５字補正コンデンサ、１０・・・
コア、１１・・・低圧コイル、１２・・・高圧コイル、
１３・・・人力電源、１４・・・高圧整流ダイオード、
１５・・・ブラウン管、１６・・・アノード、１７・・
・ダイオード、１８・・・固定抵抗器、２０・・・可変
抵抗器、２１・・・加算電圧発生コイル、２２・・・誤
差増幅器、２３・・・加算電圧制御回路、２４・・・第
１のタップ、２５・・・第２のタップ、２６・・・抵抗
器、２８，２９．３０・・・固定抵抗器、３２・・・基
準電源、３３・・・第１のトランジスタ、３４・・・ダ
イオード、３５・・・第２のトランジスタ、３６・・・
多倍圧回路、３７・・・第１のダイオード、３８・・・
第２のダイオード、３９・・・第３のダイオード、４０
・・・第４のダイオード、４１・・・第１のコンデンサ
、４２・・・第２のコンデンサ、４３・・・ダイオード
、４４・・・コンデンサ。

Claims (3)

【特許請求の範囲】
1. （１）水平偏向出力回路から加えられるフライバックパ
   ルスをフライバックトランスで昇圧し、高圧出力電圧を
   同トランスを構成する高圧コイルの高圧側からブラウン
   管のアノードに加える高圧発生回路において、フライバ
   ックトランスのコアに巻回され、高圧出力電流が可変設
   定範囲を一杯に変化したときの高圧出力電圧の変化分に
   対してほぼｌ／ｎ（ｎは整数）のパルス電圧を発生する
   加算電圧発生コイルと；高圧出力電圧を検出する電圧検
   出部と；この電圧検出部が検出した検出電圧の変化分に
   対応する電圧信号を出力する作動増幅器と；この作動増
   幅器の出力信号に基づいて高圧出力電圧を安定化させる
   加算率を定め、前記加算電圧発生コイルで発生した電圧
   にその加算率を剰じたパルス電圧を出力する加算制御回
   路と；加算制御回路からの出力電圧をほぼｎ倍に増加し
   てその多倍圧のパルス電圧を高圧コイルの低圧側に加え
   る多倍圧回路と；を有することを特徴とする高圧発生回
   路。
2. （２）加算制御回路は第１のトランジスタと第２のトラ
   ンジスタとダイオードと抵抗器とからなり、第１のトラ
   ンジスタのベース側は作動増幅器の出力端に、同トラン
   ジスタのエミッタ側は基準電位側に、同トランジスタの
   コレクタ側はダイオードのカソードに、同ダイオードの
   アノードは第２のトランジスタのベース側に、同トラン
   ジスタのエミッタ側は多倍圧回路の入力端側に、同トラ
   ンジスタのコレクタ側は加算電圧発生コイルの出力端側
   にそれぞれ接続されており、また、抵抗器はその一端部
   が第２のトランジスタのベース側に、他端部は前記加算
   電圧発生コイルの出力端側にそれぞれ接続されているこ
   とを特徴とする特許請求の範囲第１項記載の高圧発生回
   路。
3. （３）加算電圧発生コイルの出力端側には、高圧出力電
   圧の変化分に対してほぼｌ／ｎの電圧が発生する巻回位
   置に第１の出力タップが、その第１の出力タップからさ
   らに巻き上げ巻回位置に第２の出力タップがそれぞれ設
   けられ、第１の出力タップには第２のトランジスタのコ
   レクタ側が、第２の出力タップには一端部が同トランジ
   スタのベースに接続される抵抗器の他端部がそれぞれ接
   続されていることを特徴とする特許請求の範囲第２項記
   載の高圧発生回路。