JPH0681265B2

JPH0681265B2 - 高圧発生回路

Info

Publication number: JPH0681265B2
Application number: JP63131934A
Authority: JP
Inventors: 博池内
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 1988-05-30
Filing date: 1988-05-30
Publication date: 1994-10-12
Anticipated expiration: 2009-10-12
Also published as: JPH01300767A; KR960008386B1; KR890017938A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、ブラウン管のアノードに加える高圧出力電圧
の安定化手段を備えた高圧発生回路に関するものであ
る。

〔従来の技術〕

第10図には従来の高圧発生回路が示されている。この高
圧発生回路は水平偏向出力回路１と、フライバックトラ
ンス２とを備えている。

水平偏向出力回路１は、水平出力トランジスタ４と、ダ
イパーダイオード５と、共振コンデンサ６と、水平偏向
コイル７と、Ｓ字補正コンデンサ８とからなる。水平出
力トランジスタ４は水平ドライブ回路から送られてくる
電圧パルスを受けてスイッチング作用を行い、ダンパー
ダイオード５との協同によって水平偏向コイル７に鋸歯
状波電流を加える。その一方において、共振コンデンサ
６と水平偏向コイル７はその共振作用によってフライバ
ックパルスを発生させ、これをフライバックトランス２
に加える。

フライバックトランス２はコア10に低圧コイル11と高圧
コイル12を巻装したものからなり、低圧コイル11の一端
は水平出力トランジスタ４のコレクタ側に接続され、ま
た、同コイル11の他端は入力電源13に接続されている。
そして、高圧コイル12の高圧側は高圧整流ダイオード14
を介してブラウン管15のアノード16に接続され、同コイ
ル12の他端はABL（Automatic Brightness Limiter）側
に接続されている。このフライバックトランス２は水平
偏向出力回路１から加えられるフライバックパルスを昇
圧してその昇圧出力（高圧出力電圧）をブラウン管15の
アノード16に加えるものである。

一般に、高圧コイル12を第10図〜第12図に示すようにダ
イオード17を介して多層に積層巻きし、各層間のコイル
を同一巻数、同一巻幅、同一巻線ピッチで巻き、かつ、
各層の巻き終りと次の層の巻き始めとを前記ダイオード
17で同一極性にすれば、交流的には各層のコイル間で電
位差が零となる。したがって、各層間の絶縁処理は直流
の電位差だけを考えればよく、誘電体損による発熱を考
慮する必要がないから、その絶縁処理は容易となる。

また、前記のように高圧コイル12を多層巻きにすれば、
低圧コイル11と高圧コイル12との絶縁距離を他のセクシ
ョン巻きコイル等と比較して小さくできるから、コイル
最外層の仕上り外径も小さくできる。その結果として、
第13図に示すように、高圧コイル12のリーケージインダ
クタンスを小さくできるという利点があり、かかる理由
から、同コイル12を多層巻きタイプとしたフライバック
トランス２が広く使用されている。

ところが、第13図に示すように、高圧コイル12を多層巻
き（積層巻き）にしただけでは同コイル12からブラウン
管15のアノード16に流れる高圧出力電流I_Hが０〜200μ
Ａの範囲で急激に変動し、好ましくない現象が生じる。
そこで、近年においては、第10図に示すように、高圧出
力側（ブラウン管15のアノード側）とアース間に固定抵
抗器18と可変抵抗器20とを直列に配置し、高圧出力電流
I_Hの約10％の電流を分流し、第14図に示すように、前記
高圧出力電流の急変動を防止している。

すなわち、第13図および第14図に示す特性図において、
高圧出力電流I_Hの可変設定範囲が０〜1000μＡの範囲に
設定されているとすれば、高圧出力電流I_Hの分流手段を
講じない場合、出力インピーダンスZ₀₁は第13図からZ₀₁
＝（27−25）KV/1000μＡ＝2MΩとなる。これに対し、I
_Hの分流手段を講じれば、出力インピーダンスZ₀₂は第14
図から、Z₀₂＝（26.1−24.9）KV/1000μＡ＝1.2MΩとな
り、出力インピーダンスのかなり大幅な改善が図られた
ことになる。

〔発明が解決しようとする課題〕

しかしながら、今日においては、ブラウン管15の画質に
対する高精細化の要請がますます強くなり、出力インピ
ーダンスを更に小さくすることが望まれている。しか
も、その出力インピーダンスを低下させる場合、電力損
失を伴わない手段が強く望まれ、前記のように、固定抵
抗器18と可変抵抗器20を介してI_Hの分流を図る方法は、
かかる要望にすでに応えられなくなっており、もはや市
場に受け入れられなくなりつつある。

本発明は上記事情に鑑みなされたものであり、その目的
は、電力損失を伴うことなく出力インピーダンスの大幅
な低下、換言すれば、高圧出力電流の変化に対して高圧
電圧の安定化、を図ることができる高圧発生装置を提供
することにある。

〔課題を解決するための手段〕

本発明は上記目的を達成するため、次のように構成され
ている。すなわち、本発明は、水平偏向出力回路から加
えられるフライバックパルスをフライバックトランスで
昇圧し、高圧出力電圧を同トランスを構成する高圧コイ
ルの高圧側からブラウン管のアノードに加える高圧発生
回路において、フライバックトランスのコアに巻装され
加算電圧を発生する加算電圧発生コイルと、この加算電
圧発生コイルで発生した加算電圧を制御し、前記高圧出
力電圧の降下量が大きくなるにしたがって大きくなる補
正電圧を出力する加算電圧制御回路と、複数のコンデン
サとダイオードを有して構成され前記加算電圧制御回路
からの補正電圧を昇圧してその昇圧出力を高圧コイルを
介してブラウン管のアノードに加える多倍圧回路と、高
圧コイルからブラウン管のアノードに高圧出力電流が流
れている最中に突然その高圧出力電流がほぼ零に急減し
たときに前記多倍圧回路のコンデンサのうちで充電され
たままになっているコンデンサの電荷を放電させる放電
回路と、を含むことを特徴として構成されている。

〔作用〕

上記のように構成されている本発明において、輝度上昇
調整等によりブラウン管のアノードへ高圧出力電流が流
れると高圧出力電圧が低下する。加算電圧制御回路は前
記高圧出力電圧の降下量に基づいて加算電圧発生コイル
で発生する加算電圧を制御し、該高圧出力電圧の降下量
に対応した補正電圧、すなわち、電圧降下量が大きくな
ればそれに応じて大きな補正電圧を多倍圧回路に加え
る。多倍圧回路はこの補正電圧を昇圧して高圧コイルに
加える結果、前記高圧出力電圧の降下分が補充され、高
圧出力電圧の安定化が行われる。

また、回路動作中、ブラウン管の画面が例えば最大限明
るい状態（高圧出力電流が最大限流れている状態）から
急に暗くなるような場合（高圧出力電流が零になる場
合）に、多倍圧回路に含まれる複数のコンデンサのう
ち、電荷が充電されたままになっているものがあって
も、このコンデンサの電荷は放電回路によって速やかに
放電される。したがって、コンデンサ側から加算電圧制
御回路を構成するトランジスタ等の回路素子に逆耐圧以
上の高電圧がかかることがなく、当該回路素子の保護が
図られることになる。

〔実施例〕

以下、本発明の実施例を図面に基づいて説明する。な
お、本実施例の説明において、従来例と同一の回路部分
には同一符号を付し、その重複説明を省略する。

第１図には本発明の一実施例を示す回路構成が示されて
いる。

本実施例が従来例と異なる特徴的なことは、基準電圧発
生回路３と、電圧検出部９と、加算電圧発生コイル21
と、比較増幅器22と、スイッチング回路23と、スイッチ
ング動作制御回路39と、多倍圧回路46と、放電回路60と
が設けられていることである。このうち、基準電圧発生
回路３と、電圧検出部９と、加算電圧発生コイル21と、
比較増幅器22と、スイッチング回路23と、スイッチング
動作制御回路39との結合体が加算電圧制御回路を構成し
ている。

前記加算電圧発生コイル21は、フライバックトランス２
のコア10に他のコイルと絶縁して巻装されるもので、そ
のコイル21の巻き始め端側には入力タップ19が設けられ
ており、また、同コイル21の出力端側（巻き終り側）に
は出力タップ24が設けられている。この出力タップ24
は、同コイル21で発生した加算電圧を出力するものであ
る。

一方、高圧コイル12の高圧側（高圧整流ダイオード14の
カソード側）には固定抵抗器28の一端が接続され、同抵
抗器28の他端側にはフォーカス出力調整用の可変抵抗器
VR_F,スクリーン電圧調整用の可変抵抗器VR_S,高圧出力電
圧調整用の可変抵抗器VR₁が順に直列接続されており、
そのうち、固定抵抗器28と可変抵抗器VR_F,VR_Sの部分は
フォーカスパックの回路部分となっており、また、可変
抵抗器VR₁は高圧出力電圧E_Hの電圧検出部９を構成して
いる。そして、可変抵抗器VR₁の他端側は基準電位（図
ではアース側）に接続されている。

前記可変抵抗器VR₁はその摺動端子により高圧出力電圧E
_Hを検出し、この検出電圧e₆を比較増幅器22のプラス側
の入力端子に加えている。

前記基準電圧発生回路３は制御電圧発生コイル25と、整
流器26と、矩形波出力回路27と、固定抵抗器29と、積分
回路31とからなり、前記矩形波出力回路27は増幅器32と
クリップ回路33からなる。

制御電圧発生コイル25はフライバックトランス２のコア
10に他のコイルと絶縁させて低圧側に巻装され第２図
（ａ）に示すフライバックパルス波形の制御電圧e₂を発
生する。この制御電圧発生コイル25の高圧側（巻き終わ
り側）は基準電位（図ではアース側）に接続されてお
り、同コイル25の低圧側（巻き始め側）は固定抵抗器29
を介して増幅器32のマイナス側端子に接続されている。
なお、増幅器32のプラス側端子は基準電位（図ではアー
ス側）に接続されており、また、増幅器32のプラス側端
子とマイナス側端子間にはマイナス側端子の方をカソー
ド側にして整流器（図ではダイオード）26が接続されて
いる。尚、増幅器32の入力がトランジスタのベースで構
成されている場合は、そのトランジスタのベース〜エミ
ッタ間の等価ダイオードにより入力波形を整流するの
で、整流器26は不要となる。

前記整流器26は制御電圧発生コイル25で発生した電圧e₂
を整流して（負の成分をカットして）電圧e₂の正の成分
のみを増幅器32の反転入力端、すなわち、マイナス側端
子に入力する。増幅器32はこの入力電圧を増幅してその
出力をクリップ回路33へ加える。クリップ回路33は前記
増幅器32によって増幅された電圧波形の頭部を切断し、
第２図（ｂ）に示すように、帰線期間Trをパルス幅とす
る矩形波（本件明細書では、矩形波は長方形の波形ばか
りでなく正方形の波形をも含む広い意味で使用してい
る）の電圧e₃を作り出し、これを積分回路31に加えてい
る。この積分回路31は、矩形波電圧e₃を帰線期間Trの期
間に渡って積分し、第２図（ｃ）に示すように帰線期間
の始点の位置を零とし、同期間の終点の位置でピーク値
となる右上がりの波形を作り出す。この場合、帰線期間
Trを越える範囲は積分が行われないから、波形はピーク
位置から放電（積分回路のコンデンサからの放電）等に
より電圧波形は右下がりとなり、全体的に帰線期間Trの
終点の位置でピークとなる三角波（鋸歯状波）の電圧e₅
が作り出される。この三角波の電圧波形はいずれの帰線
期間Trにおいても一定の形状を保つ。この三角波電圧e₅
は比較増幅器22のマイナス側の入力端子に加えられる。

比較増幅器22は三角波電圧e₅と前記電圧検出部９の可変
抵抗器V_R1から加えられる検出電圧e₆とを比較し（第２
図（ｃ））、三角波電圧e₅が検出電圧e₆を超える区間△
ｔだけ（図ではt₃〜t₅の区間とt₇〜t₁₀の区間）負（零
を含む）の定電圧となり、それ以外は走査期間をも含め
て正の一定レベルの電圧となる制御信号e₇を反転増幅器
54に加える。そして、この反転増幅器54によって正負が
反転された出力信号e₈はスイッチング回路23に加えられ
る。なお、本明細書において、比較増幅器22は三角波電
圧e₅と検出電圧e₆とを比較し、その差に対応する電圧を
出力する機能を備えた回路であれば名称の如何を問わず
どのような回路でもよく、例えば、差動増幅器、コンパ
レータ、演算増幅器等、これらに準ずる各種の回路を包
含する意味で使用されている。

スイッチング回路23は、ドライブトランジスタ34と、ダ
イオード35,36と、抵抗器37,38と、コンデンサ40と、駆
動電源41と、ドライブトランス42と、制御トランジスタ
43とからなる。ドライブトランジスタ34は、ベース側が
反転増幅器54の出力端に接続され、また、エミッタ側は
抵抗器37およびコンデンサ40の一端側と駆動電源41の負
側との共通接続部に接続されており、この共通接続部は
さらに基準電位（図ではアース側）に接続されている。
前記抵抗器37とコンデンサ40のそれぞれの他端側はダイ
オード35のカソード側に共通接続され、同ダイオード35
のアノード側はドライブトランジスタ34のコレクタとド
ライブトランス42を構成する一次コイル44の高圧側（巻
き終り側）との接続部に共通して接続されている。これ
ら、抵抗器37と、コンデンサ40と、ダイオード35はスナ
バ回路を形成している。また、一次コイル44の低圧側
（巻き始め側）は抵抗器38を介して駆動電源41の正側に
接続されている。

一方、ドライブトランス42の二次コイル45はその低圧側
（巻き始め側）が制御トランジスタ43のベース側に接続
され、また、同コイル45の高圧側（巻き終り側）は制御
トランジスタ43のエミッタ側とダイオード36のアノード
側との接続部に共通接続され、この共通接続部はスイッ
チング回路23の出力端となって多倍圧回路46の入力端に
接続されている。制御トランジスタ43のコレクタ側はダ
イオード36のカソード側に接続され、さらにこの両者4
3,36の接続部は加算電圧発生コイル21の出力タップ24に
接続されている。また、加算電圧発生コイル21の低圧側
（巻き始め側）は入力タップ19を介してABL側に通じて
いる。

なお、前記ダイオード36は制御トランジスタ43のエミッ
タ側からコレクタ側に逆向きの電流を流すためのもので
あり、したがって、制御トランジスタ43がバイポーラト
ランジスタ等、逆漏れ電流が流れる形式のトランジスタ
によって構成されるときには必ずしもダイオード36は必
要でなく、これを省略できる。このスイッチング回路23
は制御信号e₇が零の電圧のとき、換言すれば、反転増幅
器54からの出力信号e₈が正の電圧のとき、後述の所定期
間ゲートを開いて第２図（ｍ）に示すパルス電圧e₁₂を
多倍圧回路46に加えるものである。

スイッチング回路23の入力端側にはスイッチング動作制
御回路39が接続されている。このスイッチング動作制御
回路39は第１のトランジスタ47と、第２のトランジスタ
48と、微分回路50とからなる。この両トランジスタ47,4
8のコレクタ同志は前記ドライブトランジスタ34のベー
ス側に共通接続され、また、両トランジスタ47,48のエ
ミッタ同志はドライブトランジスタ34のエミッタ側に共
通接続されている。そして、第１のトランジスタ47のベ
ースは前記固定抵抗器29の出力端側に接続され、また、
第２のトランジスタ48のベースは微分回路50を介してク
リップ回路33の出力端に接続されている。

前記多倍圧回路46は第１から第３の各ダイオード51,52,
53と第１から第３の各コンデンサ55,56,57とによって構
成されている。前記第１のダイオード51のアノード側は
前記制御トランジスタ43のエミッタ側に接続されてお
り、同ダイオード51のカソード側は第２のダイオード52
のアノード側に、同ダイオード52のカソード側は第３の
ダイオード53のアノード側にそれぞれ接続されてダイオ
ードの直列接続体が形成されており、この第３のダイオ
ード53のカソード側は高圧コイル12の低圧側に接続され
ている。

また、第１のコンデンサ55の一端側は前記制御トランジ
スタ43のエミッタと第１のダイオード51のアノード側と
の共通接続部に接続され、同コンデンサ55の他端側は第
２のダイオード52のカソード側と第３のダイオード53の
アノード側との接続部に接続されている。そして、第２
のコンデンサ56の一端側は第１のダイオード51のカソー
ドと第２のダイオード52のアノードとの接続部に接続さ
れており、また、第３のコンデンサ57の一端側は第３の
ダイオード53のカソード側に接続されており、これら、
第２のコンデンサ56と第３のコンデンサ57との他端側は
共にABL側に接続されている。また、このABL側にはダイ
オード58のアノード側が接続され、同ダイオード58のカ
ソード側は第１のダイオード51と第２のダイオード52と
の接続部又は第２のダイオード52と第３のダイオード53
との接続部（第１図では第１のダイオード51と第２のダ
イオード52との接続部）に接続される。

また、前記放電回路60は抵抗器61とダイオード62によっ
て構成されている。抵抗器61の一端側は加算電圧発生コ
イル21の低圧端に接続され、他端側はダイオード62のア
ノードに接続されている。そして、ダイオード62のカソ
ードは制御トランジスタ43のエミッタ側、つまり、多倍
圧回路46の入力端側に接続されている。

本実施例は上記のように構成されており、以下、高圧出
力電圧E_Hの安定化作用について説明する。

ブラウン管15の輝度を上げると、アノード16に高圧出力
電流I_Hが流れ、高圧発生部の内部インピーダンス等によ
り、高圧出力電圧E_Hが降下し、これに伴い電圧検出部９
で検出される電圧e₆も低下する。この検出電圧e₆が低下
すると第２図（ｃ）に示すように、同検出電圧e₆が積分
回路31で作り出される三角波電圧e₅のピーク位置よりも
下方に下がるから、帰線期間の△t₁の区間と帰線期間を
越えた△t₂の区間で三角波電圧e₅が検出電圧e₆を超え
る。第２図（ｃ）ではt₃〜t₅の期間で検出される検出電
圧e₆よりもt₇〜t₁₀の期間で検出される検出電圧e₆の方
が低下している場合が示されており、検出電圧e₆、つま
り高圧出力電圧E_Hが低下すればするほど△ｔ（ただし、
△ｔ＝△t₁＋△t₂）の区間が広くなり、比較増幅器22か
ら出力される制御信号e₇の負電圧（図では零の電圧）の
区間が広くなる（第２図（ｄ））。この制御信号e₇は反
転増幅器54によって波形が反転され、その出力電圧e₈が
スイッチング回路23に加えられる。（この場合、e₇の波
形を反転増幅器54で反転するとｅ′_８の波形（第２図
（ｅ））となるが、t₄〜t₅およびt₉〜t₁₀の期間は走査
期間T_Sに入っているので、後述の如く、制御トランジス
タ43がカットオフするので、結果的にはe₈の波形の電圧
がドライブトランジスタ34のベースに加えられるのと等
価になる。）以下、その出力電圧e₈がスイッチング回路
23に加えられたときの回路動作を説明すると次のように
なる。

まず、検出電圧e₆が三角波の電圧e₅の始点位置の電圧
（零電圧）とピーク値の電圧との間にあるときには、帰
線期間Trのt₁〜t₃の期間において、三角波電圧e₅よりも
検出電圧e₆の方が大きいから、反転増幅器54は零の電圧
e₈をドライブトランジスタ34のベースに印加する。この
結果、ドライブトランジスタ34はカットオフとなり、同
トランジスタ34のコレクタ電圧e₁₀（第２図（ｊ））は
正電圧となる。この結果、駆動電源41からドライブトラ
ンス42の一次コイル44に電流が流れず、同トランス42は
オフ動作となり、これに伴い制御トランジスタ43のベー
ス電圧e₁₁（第２図（ｋ））は零となるので、制御トラ
ンジスタ43はカットオフしてゲートを閉じる。したがっ
て、加算電圧発生コイル21から多倍圧回路46に加算電圧
e₁₂（第２図（ｍ））は加えられない。

次に、帰線期間Trのt₃〜t₄の区間では、三角波電圧e₅よ
りも検出電圧e₆の方が小さいから、制御信号e₇はt₃で下
方に立ち上がり（本明細書では立ち上がるという用語は
上方に立ち上がるばかりでなく下方に立ち上がる（立ち
下がる）場合も含めて使用している）零電圧となり、こ
れに伴い反転増幅器54は正の電圧e₈をドライブトランジ
スタ34のベースに加える。この結果、同トランジスタ34
はオン動作し、駆動電源41から一次コイル44に電流が流
れる。そして、二次コイル45を介して制御トランジスタ
43のベースに正のパルスe₁₁が印加され、同トランジス
タ43はオン状態となる。このとき、加算電圧発生コイル
21の出力端には1000V前後のフライバックパルスe₁（第
２図（Ｌ））が発生しており、この加算電圧e₁が出力タ
ップ24から制御トランジスタ43のコレクタに印加されて
いる。

したがって、このt₃〜t₄の区間（△t₁の区間）でトラン
ジスタ43がオンしてゲートを開くから、e₁のその区間の
波形部分の波高値電圧e₁₂（第２図（ｍ））が同トラン
ジスタ43のゲートを通ってエミッタ側から多倍圧回路46
に加えられる。

次に、t₄〜t₅の区間では前記t₃〜t₄の区間の場合と同様
にe₅＞e₆の関係が成り立ち、制御トランジスタ43のベー
スに正のパルスe₁₁が印加されるが、このt₄〜t₅の区間
は走査期間に入っているため、同トランジスタ43のコレ
クタ側は加算電圧e₁の負の電圧成分E_Nが印加され、同ト
ランジスタ43はオフとなりゲートを閉じる。したがっ
て、同トランジスタ43のエミッタ側から多倍圧回路46に
加えられる電圧e₁₂は零となる。

次に、t₅〜t₆の区間ではe₆＞e₅の関係となり、ドライブ
トランジスタ34および制御トランジスタ43はカットオフ
となり、同トランジスタ43がゲートを閉じるから、多倍
圧回路46に加えられる電圧e₁₂は零となる。

以上のように、検出電圧e₆が電圧e₅の三角波の零電圧と
ピーク値の電圧との間にあるときには、スイッチング回
路23は帰線期間内で制御信号e₇が零の電圧となる位置
（正の電圧から零電圧に負の方向に立ち上がる位置）か
ら帰線期間の終点の位置までの△t₁の区間でのみゲート
を開き、加算電圧e₁のその区間の波形部分の電圧e₁₂を
多倍圧回路46に加えるのである。この場合、高圧出力電
圧E_Hが低くなればそれだけ△t₁の幅が大きくなり、ゲー
トを開いている時間も長くなるから、スイッチング回路
23から多倍圧回路46に加えられる電圧e₁₂も大きくな
る。

次に、検出電圧e₆が三角波電圧e₅のピーク値と等しいか
又はこれよりも大きいとき、つまり、高圧出力電圧E_Hに
電圧降下がないときはe₅の三角波とe₆とが交叉すること
はないので、制御信号e₇のパルスは発生せず、同信号e₇
は帰線期間Trから走査期間T_Hにかけて正の一定のレベル
の電圧となる。

この結果、反転増幅器54からの出力電圧e₈は零となり、
ドライブトランジスタ34および制御トランジスタ43はカ
ットオフして多倍圧回路46に電圧e₁₂が加えられること
はない。

次に、検出電圧e₆が三角波電圧e₅の三角波の始点位置の
電圧（零電圧）よりも低下したときは、e₇は帰線期間と
走査期間の全期間にかけて零電圧となるので、e₈は正電
圧（正の直流電圧）となり、高圧出力電圧E_Hが大きく降
下するにもかかわらず電圧e₁₂が多倍圧回路46に加えら
れないという不都合を生じる。

本実施例では、かかる不都合を第１のトランジスタ47を
設けることによって次のように解消している。第３図に
はこの第１のトランジスタ47を設けたときの各回路部分
の波形がe₆＜０の条件のもとで示されている。このe₆＜
０のもとでは、第１のトランジスタ47のベース側には固
定抵抗器29の出力端側から走査期間が正の電圧で、帰線
期間が零電圧となるパルスe₉（第２図（ｉ））が印加さ
れている。したがって、第１のトランジスタ47は帰線期
間Trでカットオフとなり、同トランジスタのコレクタ電
圧は正電圧となる。つまり、ドライブトランジスタ34の
ベースには帰線期間Trで正となるパルスe₈が印加される
こととなり、その結果、同ドライブトランジスタ34はオ
ン動作して帰線期間の全期間にかけてゲートを開く。一
方、このとき、制御トランジスタ43のベースには帰線期
間の始点を起点とするパルス電流I₂（第３図（ｃ））が
流れる。これに伴いこのI₂のパルス区間とほぼ同一の区
間、制御トランジスタ43のコレクタ側にパルス電流I
₁（第３図（ｄ））が流れる。この結果、I₁のパルス幅
に対応する加算電圧e₁の成分（第３図（ｅ）の波形の斜
線部分）が多倍圧回路46を介して高圧コイル12に加えら
れるのである。

しかしながら、一般的なドライブトランス42を用いてス
イッチング回路23を構成する場合、I₁のパルスの終点位
置がe₁のパルスのピーク位置よりも十分に手前になって
しまい（制御トランジスタ43のオン期間が短かすぎ）、
高圧コイル12に加える電圧e₁₂を大きくできないという
不都合が生じる。もちろん、ドライブトランス42のコイ
ルの巻数を大きくしたり、あるいはコアを大きくすれば
I₁のパルス幅が大きくなり、加える電圧e₁₂を大きくで
きるが、そうすると、ドライブトランス42の容量が大き
くなり、しかも動作時間が長くなるため、同ドライブト
ランス42や制御トランジスタ43からの発熱や消費電力も
大きくなり、また、ドライブトランス42も高価なものに
なってしまうという新たな問題が生じる。

本実施例ではこのような問題を効果的に解消するため、
微分回路50と第２のコンデンサ56とを設けている。

第４図にはこの微分回路50と第２のコンデンサ56とを設
けた場合におけるe₆＜０の条件下での各回路部分の波形
が示されている。このe₆＜０の条件下において、微分回
路50はクリップ回路33からの出力電圧e₃を微分し、第４
図（ｆ）に示す微分出力e₁₃を第２のトランジスタ48の
ベースに加える。

第２のトランジスタ48は微分出力e₁₃の動作電圧E₁₃で、
つまり帰線期間Trの始点位置から△t₁₃の区間でオンす
る。この第２のトランジスタ48がオンしている△t₁₃の
区間ではドライブトランジスタ34はカットオフとなるの
で制御トランジスタ43もオフ状態となる。一方、△t₁₃
の期間を過ぎるとe₁₃の電圧はE₁₃よりも低下するから、
第２のトランジスタ48はカットオフとなり、これに伴い
ドライブトランス42がオンし、制御トランジスタ43のベ
ースにパルス電流I₂（第４図（ｃ））が流れ、同トラン
ジスタ43はコレクタ側のパルス電流I₁（第４図（ｄ））
が流れる区間だけオンする。この結果、このI₁のパルス
区間に対応する加算電圧e₁（第４図（ｅ））の波形斜線
部分の電圧e₁₂が多倍圧回路46に加えられるのである。
このように、微分出力e₁₃によって制御トランジスタ43
のオン位置をずらし、I₁の波形のピークとe₁の波形のピ
ークとを一致させた状態で制御トランジスタ43をオン動
作させることにより、一般的な小型のドライブトランス
42を使用した場合でも大きな加算電圧e₁₂を多倍圧回路
を介して高圧コイルに加えることができ、前記ドライブ
トランス42を大型化することに伴う発熱等の諸問題を効
果的に解消することができる。

多倍圧回路46はスイッチング回路23から加えられる電圧
e₁₂を次のように昇圧してフライバックトランス２の高
圧コイル12に加える。この昇圧動作を、第１図の回路を
抜き出して示されている等価的な第５図〜第７図に基づ
いて説明すると、まず、帰線期間Trにおいて、第５図の
ａのルートで電流が流れ、第２のコンデンサ56にE₁₂の
電圧が充電される（E₁₂は電圧e₁₂のピークの電圧値であ
る）。次に走査期間においては、第６図に示すｂのルー
トで電流が流れ、第１のコンデンサ55にE₁₂＋E₁₂の電圧
が充電される。次に再び帰線期間になると、第５図のｃ
のルートで電流が流れ、第３のコンデンサ57にはE₁₂の
電圧と第１のコンデンサ55の電圧との加算電圧に相当す
る電圧が充電される。このような昇圧動作の繰り返しに
より最終的に第３のコンデンサ57には２（E₁₂＋E_N）の
電圧が充電され、この電圧が高圧コイル12に加えられ
る。このE_Nの電圧は加算電圧e₁の波形の負の成分の電圧
である。つまり、第１図の回路で、多倍圧回路46は２倍
圧回路として機能している（交流成分を含めれば３倍圧
回路として機能するが、E_NはE₁₂に較べ十分に小さいの
で無視してよく、フライバックトランスの回路では２倍
圧回路と考えてよい）。

なお、制御トランジスタ43のカットオフ時には第７図に
示すようなルートで高圧電流I_Hが流れる。

一般にこの種の回路では、回路動作に際し、高圧出力電
圧E_Hが補正範囲を越えて大きくなった場合にも高圧出力
電流を流す必要がある場合があり、本実施例では、アノ
ードをABL側に、カソードを第１のダイオード51のカソ
ードと第２のダイオード52のアノードの接続部にそれぞ
れ接続するダイオード58を配置することで、その目的を
達成している。

ところで、一般に、ブラウン管15の画面が明るい状態か
ら突然に暗い状態に変化するような場合、換言すれば、
高圧出力電流がほぼ最大値から急に零に変化するような
場合には制御トランジスタ43はカットオフとなる。この
カットオフ時には、多倍圧回路46中の第２のコンデンサ
56と第３のコンデンサ57に充電されている電荷は高圧コ
イル12を通って直ちに放電されるのであるが、第１のコ
ンデンサ55は第１図中、極板の右側がプラスに、極板の
左側がマイナス側となって電荷が充電されているため、
その充電電荷の放電ルートが閉ざされてしまうという不
都合が生じる。

このように放電ルートが閉ざされると、第１のコンデン
サ55は最大充電電圧のままとなっているので、制御トラ
ンジスタ43には同コンデンサ55の最大充電電圧と加算電
圧e₁との和の電圧が加わることとなり、制御トランジス
タ43の逆耐圧が問題となる（制御トランジスタ43に逆耐
圧以上の電圧がかかり、同トランジスタ43の破壊の問題
が生じる）。

本実施例はこのような問題を防止する観点から放電回路
60が設けられている。すなわち、この放電回路60を設け
ることにより、第８図に示すように、制御トランジスタ
43のカットオフ時には抵抗器61,ダイオード62,第１のコ
ンデンサ55,第３のダイオード53を順に通る経路で、前
記第１のコンデンサ55に充電されている電荷が速やかに
放電されることとなり、前記制御トランジスタ43の逆耐
圧上の問題は解消される。

ところで、前記放電回路60には帰線期間と走査期間の両
期間において電流ｉが流れ、この電流の流れによる抵抗
器61での電力ロスが多少心配になる。

しかし、帰線期間においては、抵抗器61の抵抗値を50K
Ωとしたとき、制御トランジスタ43のカットオフ時には
多倍圧回路46の出力端負荷インピーダンスは数100MΩに
もなり、抵抗器61の抵抗値は当該負荷インピーダンスに
較べ十分に小さく、したがって、抵抗器61による消費電
力はほとんど無視できる。

一方、走査期間においては第９図に示すルートで電流ｉ
が流れるが、このとき、加算電圧発生コイル21で発生す
る加算電圧e₁のピーク間の電圧（電圧パルス波形の山側
のピークと谷側のピーク間の電圧）が1000V程度のと
き、通常e₁の負の成分の電圧（抵抗器61にかかる電圧）
E_Nは約100Vであり、抵抗器61の抵抗値が50kΩのとき、
同抵抗器61での電力ロスはせいぜい0.2W程度と小さく、
これも無視できる値である。したがって、抵抗器61での
電力ロスは実際にはほとんど問題となることがない。

上述したように、本実施例によれば、高圧出力電圧E_Hの
降下量に対応してスイッチング回路23のゲートを開く時
間△t₁を制御しているから、E_Hの降下量が大きければそ
れだけゲートを開いている時間も長くなるので、そのE_H
に加算される電圧e₁₂も大きくなり、E_Hを一定化する方
向に回路が動作する。この高圧出力電圧E_Hの安定化の動
作に際し、検出電圧e₆が基準電圧e₅の三角波の始点位置
よりも低下したとき、つまりe₆＜０になったときには微
分回路50と第２のトランジスタ48との協働によって、制
御トランジスタ43のオン動作位置が帰線期間の始点位置
から△t₁₃だけずらされ、e₁の波形のピークとコレクタ
側の電流I₁の波形のピークが一致する位置でそのI₁の短
いパルス幅だけ制御トランジスタ43のゲートが開くよう
に制御されるものであるから、制御トランジスタ43のオ
ン時間が短いにもかかわらず大きな電圧e₁₂が多倍圧回
路46を介して高圧コイル12に加えられることとなり、高
圧出力電圧E_Hの急激な減少は効果的に防止される。ま
た、この場合、制御トランジスタ43を帰線期間Trの全区
間に渡ってオンさせているのでなく、第２のトランジス
タ48がオンしている期間は制御トランジスタ43はオフす
るので制御トランジスタ43が最大限オン動作できる区間
は第２図の△t₃に限定される。このように制御トランジ
スタ43のオン期間を短く限定することにより、同トラン
ジスタ43やドライブトランス42からの発熱を小さくで
き、また、消費電力の節減を図ることができ、さらに、
容量の小さいドライブトランス42によってもE_Hの安定化
の目的を十分に達成することができる。

また、スイッチング回路23のスイッチ動作は制御トラン
ジスタ43のオン・オフ動作によって行われるが、オフ動
作はたとえベース側に動作電圧e₁₁が印加されていても
走査期間に突入することで自動的にオフ動作となるの
で、スイッチングのオフ作用に関するかぎり、トランジ
スタ43の立ち下がり性能の良否は無関係となる。したが
って、同トランジスタ43の性能としてはオン動作の立ち
上がり性能のみを考慮すればよく、立ち下がり性能の悪
いトランジスタを使用しても良好なスイッチング動作を
行い得る。さらに、制御トランジスタ43に加える電圧e
₁₁をドライブトランス42で降圧して加えているから、制
御トランジスタ43の耐圧を高耐圧のものにしなくてもよ
く、いわゆるV_CBO規格上、約1500V程度の耐圧を有する
製品で十分目的を達成でき、使用するトランジスタ43の
コスト低減とトランジスタ形状の小型化を図ることが可
能となる。また、本実施例のようにドライブトランス42
を設けることによりドライブトランジスタ34のパワーロ
スを小さくすることができる。

さらに、高圧出力電圧の制御をフライバックトランスの
高圧側（二次側）で行っているため、偏向コイルの電圧
変動等に悪影響をおよぼすこともなく、したがって、画
面が劣化することもない。

さらに、本実施例は少ない回路構成で帰線期間内でのパ
ルス幅制御ができ、しかも、このパルス幅制御を帰線期
間内で行うものであるからスイッチング回路のスイッチ
ノイズが画面に現れる心配もなく、そのうえ、スイッチ
制御のため使用するトランジスタ等の発熱も少なくでき
る。

さらに、本実施例では、加算電圧発生コイルと、基準電
圧発生回路に使用される制御電圧発生コイルとをフライ
バックトランスのコアに巻装して設けることができるか
ら、このコアを境界として回路全体をホット側とコール
ド側に交流的に絶縁することが容易となる。

さらに、本実施例のスイッチング回路のアースを必ずし
もABL側のラインとする必要がないので、回路設計の自
由度を大きくすることが可能となる。

本発明は上記実施例に限定されることはなく、様々な実
施の態様を採り得る。例えば、第１図に示す回路中、固
定抵抗器28,29,38やスイッチング回路23中のスナバ回路
を必要に応じ省略してもよい。

また、本実施例では多倍圧回路46として２倍圧回路を用
いているが、これを３倍圧、４倍圧等、異なる倍圧の回
路によって構成してもよい。

さらに、上記実施例では加算電圧制御回路をパルス幅制
御方式の回路で構成しているが、これと異なり、他の方
式の回路で構成してもよい。

さらに、第１図の回路で、高圧コイル12を多層の積層巻
きにしてもよく、このときは、第10図に示すように、各
層のコイル間にダイオード17を介設することになる。

さらに、上記実施例において、電圧検出部９は高圧出力
電圧E_Hを直接取り出して検出電圧e₆を得ているが、高圧
出力電圧を取り出して間接的に検出電圧e₆を得るように
してもよい。この場合は、取り出した高圧出力電流をAB
L側から抵抗器を介して比較増幅器22に導入することに
なり、多少の回路変更が必要になる。

さらに、上記実施例では放電回路60を抵抗器61とダイオ
ード62によって構成したが、他の回路、例えば、一般的
な特性をもつ通常のサーミスタや正特性サーミスタ、あ
るいはツェナーダイオード等の回路素子を用いて構成し
てもよい。

〔発明の効果〕

本発明は以上説明したように、高圧出力電流I_Hが流れる
ことによって高圧出力電圧E_Hが降下したときには、加算
電圧を制御し、その高圧出力電圧E_Hの降下分に対応した
補正電圧を多倍圧回路を介して高圧コイルに加えるもの
であるから、電圧降下分に相当する電圧が高圧コイルに
補充されることとなり、これにより高圧出力電圧の安定
化が図れ、画面の歪みを効果的に防止することができ
る。このことは、高圧発生回路の出力インピーダンスを
極めて小さくすることに結びつき、これにより、画質の
高精細化の要求に十分応え得るものとなる。また、加算
電圧制御回路から出力された補正電圧は多倍圧回路で昇
圧して高圧コイルに加えるようにしているので、例え
ば、多倍圧回路の倍数をＮ倍とし、高圧出力電圧の降下
量補償に必要な電圧をE_Vとすると、加算電圧制御回路か
ら出力する補正電圧、つまり、加算電圧発生コイルで発
生する電圧はE_V/NとE_Vよりも小さい電圧でよく、その
分、加算電圧制御回路中に使用される回路素子の耐圧を
小さくできるので、これらの回路素子の小型化およびコ
スト低減を達成できる。

また、ブラウン管の画面が「明」から「暗」に急変した
ときに、多倍圧回路に電荷が充電されたままになってい
るコンデンサがあっても、このコンデンサの充電電荷は
放電回路によって速やかに放電されるから、加算電圧制
御回路中の例えばトランジスタ等の回路素子に大きな逆
耐圧以上の電圧が加わることがなく、これにより、当該
回路素子の保護を十分に図ることができる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す回路図、第２図は第１
図に示す回路の各部の波形図、第３図は微分回路と第２
のトランジスタとが無い場合のe₆＜０の条件下における
各回路部分の動作波形図、第４図は微分回路と第２のト
ランジスタが設けられている第１図の回路のe₆＜０の条
件下における各回路部分の動作波形図、第５図乃至第７
図は多倍圧回路の動作説明図、第８図は放電回路の放電
経路を示す説明図、第９図は走査期間における放電回路
の電流の流れを示す説明図、第10図は従来の高圧発生回
路を示す回路図、第11図は積層タイプの高圧コイルを用
いたフライバックトランスの半断面図、第12図は第11図
に示す高圧コイルの結線図、第13図はブラウン管のアノ
ードに加える高圧出力電圧E_Hと高圧電流I_Hとの関係を高
圧コイルが積層巻きの場合とセクション巻きの場合とで
比較した特性比較図、第14図は高圧出力電流I_Hの分流手
段が設けられている第10図の回路の高圧出力電圧E_Hと高
圧電流I_Hとの関係を示す特性図である。１……水平偏向出力回路、２……フライバックトラン
ス、３……基準電圧発生回路、４……水平出力トランジ
スタ、５……ダンパーダイオード、６……共振コンデン
サ、７……水平偏向コイル、８……Ｓ字補正コンデン
サ、９……電圧検出部、10……コア、11……低圧コイ
ル、12……高圧コイル、13……入力電源、14……高圧整
流ダイオード、15……ブラウン管、16……アノード、17
……ダイオード、18……固定抵抗器、19……入力タッ
プ、20……可変抵抗器、21……加算電圧発生コイル、22
……比較増幅器、23……スイッチング回路、24……出力
タップ、25……制御電圧発生コイル、26……整流器、27
……矩形波出力回路、28,29……固定抵抗器、31……積
分回路、32……増幅器、33……クリップ回路、34……ド
ライブトランジスタ、35,36……ダイオード、37,38……
抵抗器、39……スイッチング動作制御回路、40……コン
デンサ、41……駆動電源、42……ドライブトランス、43
……制御トランジスタ、44……一次コイル、45……二次
コイル、46……多倍圧回路、47……第１のトランジス
タ、48……第２のトランジスタ、50……微分回路、51…
…第１のダイオード、52……第２のダイオード、53……
第３のダイオード、54……反転増幅器、55……第１のコ
ンデンサ、56……第２のコンデンサ、57……第３のコン
デンサ、58……ダイオード、60……放電回路、61……抵
抗器、62……ダイオード。

Claims

【特許請求の範囲】

【請求項１】水平偏向出力回路から加えられるフライバ
ックパルスをフライバックトランスで昇圧し、高圧出力
電圧を同トランスを構成する高圧コイルの高圧側からブ
ラウン管のアノードに加える高圧発生回路において、フ
ライバックトランスのコアに巻装され加算電圧を発生す
る加算電圧発生コイルと、この加算電圧発生コイルで発
生した加算電圧を制御し、前記高圧出力電圧の降下量が
大きくなるにしたがって大きくなる補正電圧を出力する
加算電圧制御回路と、複数のコンデンサとダイオードを
有して構成され前記加算電圧制御回路からの補正電圧を
昇圧してその昇圧出力を高圧コイルを介してブラウン管
のアノードに加える多倍圧回路と、高圧コイルからブラ
ウン管のアノードに高圧出力電流が流れている最中に突
然その高圧出力電流がほぼ零に急減したときに前記多倍
圧回路のコンデンサのうちで充電されたままになってい
るコンデンサの電荷を放電させる放電回路と、を含むこ
とを特徴とする高圧発生回路。