JPH0748799B2

JPH0748799B2 - 高圧発生回路

Info

Publication number: JPH0748799B2
Application number: JP1034393A
Authority: JP
Inventors: 宣明今村; 博池内
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 1989-02-14
Filing date: 1989-02-14
Publication date: 1995-05-24
Anticipated expiration: 2010-05-24
Also published as: JPH02214267A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、ブラウン管のアノードに加える高圧出力電圧
の安定化手段を備えた高圧発生回路に関するものであ
る。

〔従来の技術〕

第９図には従来の高圧発生回路が示されている。この高
圧発生回路は水平偏向出力回路１と、フライバックトラ
ンス２とを備えている。

水平偏向出力回路１は、水平出力トランジスタ４と、ダ
ンパーダイオード５と、共振コンデンサ６と、水平偏向
コイル７と、Ｓ字補正コンデンサ８とからなる。水平出
力トランジスタ４は水平ドライブ回路から送られてくる
電圧パルスを受けてスイッチング作用を行い、ダンパー
ダイオード５との協同によって水平偏向コイル７に鋸歯
状波電流を加える。その一方において、共振コンデンサ
６と水平偏向コイル７はその共振作用によってフライバ
ックパルスを発生させ、これをフライバックトランス２
に加える。

フライバックトランス２はコア10に低圧コイル11と高圧
コイル12を巻装したものからなり、低圧コイル11の一端
は水平出力トランジスタ４のコレクタ側の接続され、ま
た、同コイル11の他端は入力電源13に接続されている。
そして、高圧コイル12の高圧側は高圧整流ダイオード14
を介してブラウン管15のアノード16に接続され、同コイ
ル12の他端はABL（Automatic Brightness Limiter）側
に接続されている。このフライバックトランス２は水平
偏向出力回路１から加えられるフライバックプラスを昇
圧してその昇圧出力（高圧出力電圧）をブラウン管15の
アノード16に加えるものである。

一般に、高圧コイル12を第９図〜第11図に示すようにダ
イオード17を介して多層に積層巻きし、各層間のコイル
を同一巻数、同一巻幅、同一巻線ピッチで巻き、かつ、
各層の巻き終りと次の層の巻き始めとを前記ダイオード
17で同一極性にすれば、交流的には各層のコイル間で電
位差が零となる。したがって、各層間の絶縁処理は直流
の電位差だけを考えればよく、誘電体損による発熱を考
慮する必要がないから、その絶縁処理は容易となる。

また、前記のように高圧コイル12を多層巻きにすれば、
低圧コイル11と高圧コイル12との絶縁距離を他のセクシ
ョン巻きコイル等と比較して小さくできるから、コイル
最外層の仕上り外径も小さくできる。その結果として、
第12図に示すように、高圧コイル12のリーケージインダ
クタンスを小さくできるという利点があり、かかる理由
から、同コイル12を多層巻きタイプとしたフライバック
トランス２が広く使用されている。

ところが、第12図に示すように、高圧コイル12の多層巻
き（積層巻き）にしただけでは同コイル12からブラウン
管15のアノード16に流れる高圧電流I_Hが０〜200μＡの
範囲で急激に変動し、好ましくない現象が生じる。そこ
で、近年においては、第９図に示すように、高圧出力側
（ブラウン管15のアノード側）とアース間に固定抵抗器
18と可変抵抗器20とを直列に配置し、高圧出力電流I_Hの
約10％の電流を分流し、第13図に示すように、前記高圧
出力電流の急変動を防止している。

すなわち、第12図および第13図に示す特性図において、
高圧電流I_Hの可変設定範囲が０〜1000μＡの範囲に設定
されているとすれば、高圧電流I_Hの分流手段を講じない
場合、出力インピーダンスZ₀₁は第12図からZ₀₁＝（27−
25）KV/1000μＡ＝2MΩとなる。これに対し、I_Hの分流
手段を講じれば、出力インピーダンスZ₀₂は第13図か
ら、Z₀₂＝（26.1−24.9）KV/1000μＡ＝1.2MΩとなり、
出力インピーダンスのかなり大幅な改善が図られたこと
になる。

〔発明が解決しようとする課題〕

しかしながら、今日においては、ブラウン管15の画質に
対する高精細化の要請がますます強くなり、出力インピ
ーダンスを更に小さくすることが望まれている。しか
も、その出力インピーダンスを低下させる場合、電力損
失を伴わない手段が強く望まれ、前記のように、固定抵
抗器18と可変抵抗器20を介してI_Hの分流を図る方法は、
かかる要望にすでに応えられなくなっており、もはや市
場に受け入れられなくなりつつある。

本発明は上記事情に鑑みなされたものであり、その目的
は、電力損失を伴うことなく出力インピーダンスの大幅
な低下、換言すれば、高圧電流の変化に対して高圧電圧
の安定化を図ることができる高圧発生回路を提供するこ
とにある。

〔課題を解決するための手段〕

本発明は上記目的を達成するため、次のように構成され
ている。すなわち、本発明は、水平偏向出力回路から加
えられるフライバックパルスをフライバックトランスで
昇圧し、高圧出力電圧を同トランスを構成する高圧コイ
ルの高圧側からブラウン管のアノードに加える高圧発生
回路において、フライバックトランスのコアに巻装され
加算電圧を発生する加算電圧発生コイルと、スイッチン
グトランジスタを含み該スイッチングトランジスタのオ
ン期間だけゲートを開いて前記加算電圧発生コイルで発
生した加算電圧を高圧出力電圧に加えるスイッチング回
路と、高圧出力電圧の変化を検出し高圧出力電圧の低下
量が大きくなるにしたがい前記スイッチングトランジス
タのオン動作期間を長く制御するスイッチング制御回路
と、前記スイッチングトランジスタのコレクタ・エミッ
タ間に直流のバイアス電圧を加えキャリアの抜け出しを
促進してスイッチングオフスピードを速めるストレージ
タイム調整用電源回路と、を有することを特徴として構
成されている。

〔作用〕

上記のように構成されている本発明において、例えば、
ブラウン管の輝度上昇調整等によりアノードへ高圧出力
電流が流れて高圧出力電圧が低下すると、その電圧低下
はスイッチング制御回路の電圧検出部で検出される。ス
イッチング制御回路はこの検出電圧に基づいて、例え
ば、電圧低下量に比例したパルス長のオン信号をスイッ
チング回路のスイッチングトランジスタに加える。スイ
ッチングトランジスタはこのスイッチング制御回路から
加えられる制御信号のオン区間だけオン動作を行い、そ
のオン区間だけ加算電圧発生コイルで発生した加算電圧
を高圧出力電圧に加えるのである。したがって、高圧出
力電圧の低下量が大きくなれば、それに応じてスイッチ
ングトランジスタのオン動作区間も長くなり、加えられ
る加算電圧の大きさが大きくなる。逆に、高圧出力電圧
の低下量が小さければ、スイッチングトランジスタのオ
ン区間が短くなるので加えられる加算電圧の大きさも小
さくなる。このように、高圧出力電圧の低下量に応じて
スイッチングトランジスタのオン動作する区間が制御さ
れ、高圧出力電圧を安定化する方向に制御が行われるの
である。

〔実施例〕

以下、本発明の実施例を図面に基づいて説明する。な
お、本実施例の説明において、従来例と同一の回路部分
には同一符号を付し、その重複説明を省略する。

第１図には本発明の第１の実施例を示す回路構成が示さ
れている。

本実施例が従来例と異なる特徴的なことは、加算電圧発
生コイル21と、スイッチング回路23と、スイッチング制
御回路59と、ストレージタイム調整用電源回路60と、多
倍圧回路46とが設けられていることである。

前記加算電圧発生コイル21は、フライバックトランス２
のコア10に他のコイルと絶縁して巻装されるもので、そ
のコイル21の巻き始め端側には入力タップ19が設けられ
ており、また、同コイル21の出力端側（巻き終り側）に
は出力タップ24が設けられている。この出力タップ24
は、同コイル21で発生した加算電圧e₁を出力するもので
ある。

一方、高圧コイル12の高圧側（高圧整流ダイオード14の
カソード側）には固定抵抗器28の一端が接続され、同抵
抗器28の他端側にはフォーカス電圧調整用の可変抵抗器
VR_F,スクリーン電圧調整用の可変抵抗器VR_S,高圧出力電
圧調整用の可変抵抗器VR₁が順に直列接続されており、
そのうち、固定抵抗器28と可変抵抗器VR_F,VR_Sの部分は
フォーカスパックの回路部分となっており、また、可変
抵抗器VR₁は高圧出力電圧E_Hの電圧検出部９を構成して
いる。そして、可変抵抗器VR₁の他端側は基準電位（図
ではアース側）に接続されている。

前記可変抵抗器VR₁はその摺動端子により高圧出力電圧E
_Hを検出し、この検出電圧e₆を比較増幅器22の第１の入
力端子に加えている。

前記スイッチング制御回路59は基準電圧発生回路３と、
電圧検出部９と、比較増幅器22と、トランジスタ制御回
路39とを有して構成されている。前記基準電圧発生回路
３は制御電圧発生コイル25と、整流器26と、矩形波出力
回路27と、固定抵抗器29と、積分回路31とからなり、前
記矩形波出力回路27は増幅器32とクリップ回路33からな
る。

制御電圧発生コイル25はフライバックトランス２のコア
10に他のコイルと絶縁させて低圧側に巻装され、第２図
（ａ）に示すフライバックパルス波形の制御電圧e₂を発
生する。この制御電圧発生コイル25の高圧側（巻き終わ
り側）は基準電位（図ではアース側）で接続されてお
り、同コイル25の低圧側（巻き始め側）は固定抵抗器29
を介して増幅器32のマイナス側端子に接続されている。
なお、増幅器32のプラス側端子は基準電位（図ではアー
ス側）に接続されており、また、増幅器32のプラス側端
子とマイナス側端子間にはマイナス側端子の方をカソー
ド側にして整流器（図ではダイオード）26が接続されて
いる。尚、増幅器32の入力がトランジスタのベースで構
成されている場合は、そのトランジスタのベース〜エミ
ッタ間の等価ダイオードにより入力波形を整流するの
で、整流器26は不要となる。

前記整流器26は制御電圧発生コイル25で発生した電圧e₂
を整流して（負の成分をカットして）電圧e₂の正の成分
のみを増幅器32の反転入力端、すなわち、マイナス側端
子に入力する。増幅器32はこの入力電圧を増幅してその
出力をクリップ回路33へ加える。クリップ回路33は前記
増幅器32によって増幅された電圧波形の頭部を切断し、
第２図（ｂ）に示すように、帰線期間T_rをパルス幅とす
る矩形波（本件明細書では、矩形波は長方形の波形ばか
りでなく正方形の波形をも含む広い意味で使用してい
る）の電圧e₃を作り出し、これを積分回路31に加えてい
る。この積分回路31は、矩形波電圧e₃を帰線期間T_rの期
間に亘って積分し、第２図（ｃ）に示すように帰線期間
の始点の位置を零とし、同期間の終点の位置でピーク値
となる右上がりの波形を作り出す。この場合、帰線期間
T_rを越える範囲は積分が行われないから、波形はピーク
位置から放電（積分回路のコンデンサからの放電）等に
より電圧波形は右下がりとなり、全体的に帰線期間T_rの
終点の位置でピークとなる三角波（鋸歯状波）の電圧e₅
が作り出される。この三角波の電圧波形はいずれの帰線
期間T_rにおいても一定の形状を保つ。この三角波電圧e₅
は比較増幅器22の第２の入力端子に加えられる。

比較増幅器22は三角波電圧e₅と前記電圧検出部９の可変
抵抗器V_R1から加えられる検出電圧e₆とを比較し（第２
図（ｃ））、三角波電圧e₅が検出電圧e₆を超える区間△
ｔだけ（図ではt₃〜t₅の区間とt₇〜t₁₀の区間）負（零
を含む）の定電圧となり、それ以外は走査期間をも含め
て正の一定レベルの電圧となる制御信号e₇を反転増幅器
54に加える。そして、この反転増幅器54によって正負が
反転された出力信号e₈はスイッチング回路23に加えられ
る。なお、本明細書において、比較増幅器54は三角波電
圧e₅と検出電圧e₆とを比較し、その差に対応する電圧を
出力する機能を備えた回路であれば名称の如何を問わず
どのような回路でもよく、例えば、差動増幅器、コンパ
レータ、演算増幅器等、これらに準ずる各種の回路を包
含する意味で使用されている。

スイッチング回路23は、ドライブトランジスタ34と、ダ
イオード35,36と、抵抗器37,38と、コンデンサ40と、駆
動電源41と、ドライブトランス42と、スイッチングトラ
ンジスタ43とからなる。ドライブトランジスタ34は、ベ
ース側が反転増幅器54の出力端に接続され、また、エミ
ッタ側は抵抗器37およびコンデンサ40の一端側と駆動電
源41の負側との共通接続部に接続されており、この共通
接続部はさらに基準電位（図ではアース側）に接続され
ている。前記抵抗器37とコンデンサ40のそれぞれの他端
側はダイオード35のカソード側に共通接続され、同ダイ
オード35のアノード側はドライブトランジスタ34のコレ
クタとドライブトランス42を構成する一次コイル44の高
圧側（巻き終り側）との接続部に共通して接続されてい
る。これら、抵抗器37と、コンデンサ40と、ダイオード
35はスナバ回路を形成している。また、一次コイル44の
低圧側（巻き始め側）は抵抗器38を介して駆動電源41の
正側に接続されている。

一方、ドライブトランス42の二次コイル45はその低圧側
（巻き始め側）がスイッチングトランジスタ43のベース
側に接続され、また、同コイル45の高圧側（巻き終り
側）はスイッチングトランジスタ43のエミッタ側に接続
されている。スイッチングトランジスタ43のコレクタ側
はダイオード36のカソード側に接続され、さらにこの両
者43,36の接続部は加算電圧発生コイル21の出力タップ2
4に接続されている。ダイオード36のアノード側はスト
レージタイム調整用電源回路60としての直流電源61の陽
極に接続されており、同電源61の陰極は前記スイッチン
グトランジスタ43のエミッタ側に接続されている。この
トランジスタ43のエミッタ側はスイッチング回路23の出
力端となって多倍圧回路46の入力端に接続されている。
また、加算電圧発生コイル21の低圧側（巻き始め側）は
入力タップ19を介してABL側に通じている。このスイッ
チング回路23は制御信号e₇が零の電圧のとき、換言すれ
ば、反転増幅器54からの出力信号e₈が正の電圧のとき、
後述の所定期間ゲートを開いて第２図（ｍ）に示すパル
ス電圧e₁₂を多倍圧回路46に加えるものである。

スイッチング回路23の入力端側にはトランジスタ制御回
路39が接続されている。このトランジスタ制御回路39は
第１のトランジスタ47と、第２のトランジスタ48と、微
分回路50とからなる。この両トランジスタ47,48のコレ
クタ同志は前記ドライブトランジスタ34のベース側に共
通接続され、また、両トランジスタ47,48のエミッタ同
志はドライブトランジスタ34のエミッタ側に共通接続さ
れている。そして、第１のトランジスタ47のベースは前
記固定抵抗器29の出力端側に接続され、また、第２のト
ランジスタ48のベースは微分回路50を介してクリップ回
路33の出力端に接続されている。

前記多倍圧回路46は第１から第３の各ダイオード51,52,
53と第１から第３の各コンデンサ55,56,57とによって構
成されている。前記第１のダイオード51のアノード側は
前記スイッチングトランジスタ43のエミッタ側に接続さ
れており、同ダイオード51のカソード側は第２のダイオ
ード52のアノード側に、同ダイオード52のカソード側は
第３のダイオード53のアノード側にそれぞれ接続されて
ダイオードの直列接続体が形成されており、この第３の
ダイオード53のカソード側は高圧コイル12の低圧側に接
続されている。

また、第１のコンデンサ55の一端側は前記スイッチング
トランジスタ43のエミッタと第１のダイオード51のアノ
ード側との共通接続部に接続され、同コンデンサ55の他
端側は第２のダイオード52のカソード側と第３のダイオ
ード53のアノード側との接続部に接続されている。そし
て、第２のコンデンサ56の一端側は第１のダイオード51
のカソードと第２のダイオード52のアノードとの接続部
に接続されており、また、第３のコンデンサ57の一端側
は第３のダイオード53のカソード側に接続されており、
これら、第２のコンデンサ56と第３のコンデンサ57の他
端側同志は共にABL側に接続されている。また、このABL
側にはダイオード58のアノード側が接続され、同ダイオ
ード58のカソード側は第１のダイオード51と第２のダイ
オード52との接続部又は第２のダイオード52と第３のダ
イオード53との接続部（第１図では第１のダイオード51
と第２のダイオード52との接続部）に接続される。

本実施例は上記のように構成されており、以下、高圧出
力電圧E_Hの安定化作用について説明する。

ブラウン管15の輝度を上げると、アノード16に高圧電流
I_Hが流れ、高圧発生部の内部インピーダンス等の影響を
受けて、高圧出力電圧E_Hが降下し、これに伴い電圧検出
部９で検出される電圧e₆も低下する。この検出電圧e₆が
低下すると第２図（ｃ）に示すように、同検出電圧e₆が
積分回路31で作り出される三角波電圧e₅をピーク位置よ
りも下方に下がるから、帰線期間の△t₁の区間と帰線期
間を越えた△t₂の区間で三角波電圧e₅が検出電圧e₆を超
える。第２図（ｃ）ではt₃〜t₅の期間で検出される検出
電圧e₆よりもt₇〜t₁₀の期間で検出される検出電圧e₆の
方が低下している場合が示されており、検出電圧e₆、つ
まり高圧出力電圧E_Hが低下すればするほど△ｔ（ただ
し、△ｔ＝△t₁＋△t₂）の区間が広くなり、比較増幅器
22から出力される制御信号e₇の負電圧（図では零の電
圧）の区間が広くなる（第２図（ｄ））。この制御信号
e₇は反転増幅器54によって波形が反転され、その出力電
圧e₈がスイッチング回路23に加えられる。（この場合、
e₇の波形を反転増幅器54で反転するとｅ′_６の波形（第
２図（ｅ））となるが、t₄〜t₅およびt₉〜t₁₀の期間は
走査期間T_sに入っているので、後述の如く、スイッチン
グトランジスタ43がカットオフするので、結果的にはe₈
の波形の電圧がドライブトランジスタ34のベースに加え
られる）以下、その出力電圧e₈がスイッチング回路23に
加えられたときの回路動作を説明すると次のようにな
る。

まず、検出電圧e₆が三角波の電圧e₅の始点位置の電圧
（零電圧）とピーク値の電圧との間にあるときには、帰
線期間T_rのt₁〜t₃の期間において、三角波電圧e₅よりも
検出電圧e₆の方が大きいから、反転増幅器54は零の電圧
e₈をドライブトランジスタ34のベースに印加する。この
結果、ドライブトランジスタ34はカットオフとなり、同
トランジスタ34のコレクタ電圧e₁₀（第２図（ｊ））は
正電圧となる。この結果、駆動電源41からドライブトラ
ンス42の一次コイル44に電流が流れず、同トランス42は
オフ動作となり、これに伴いスイッチングトランジスタ
43のベース電圧e₁₁（第２図（ｋ））は零となるので、
スイッチングトランジスタ43はカットオフしてゲートを
閉じる。したがって、加算電圧発生コイル21から多倍圧
回路46に加算電圧e₁₂（第２図（ｍ））は加えられな
い。

次に、帰線期間T_rのt₃〜t₄の区間では、三角波電圧e₅よ
りも検出電圧e₆の方が小さいから、制御信号e₇はt₃で下
方に立ち上がり（本明細書では立ち上がるという用語は
上方に立ち上がるばかりでなく下方に立ち上がる（立ち
下がる）場合も含めて使用している）零電圧となり、こ
れに伴い反転増幅器54は正の電圧e₈をドライブトランジ
スタ34のベースに加える。この結果、同トランジスタ34
はオン動作し、駆動電源41から一次コイル44に電流が流
れる。そして、二次コイル45を介してスイッチングトラ
ンジスタ43のベースに正のパルスe₁₁が印加され、同ト
ランジスタ43はオン状態となる。このとき、加算電圧発
生コイル21の出力端には1000〜2500V前後のフライバッ
クパルスe₁（第２図（ｌ））が発生しており、この加算
電圧e₁が出力タップ24からスイッチングトランジスタ43
のコレクタに印加されている。

したがって、このt₃〜t₄の区間（△t₁の区間）でトラン
ジスタ43がオンしてゲートを開くから、e₁のその区間の
波形部分の波高値電圧e₁₂（第２図（ｍ））が同トラン
ジスタ43のゲートを通ってエミッタ側から多倍圧回路46
に加えられる。

次に、t₄〜t₅の区間では前記t₃〜t₄の区間の場合と同様
にe₅＞e₆の関係が成り立ち、スイッチングトランジスタ
43のベースに正のパルスe₁₁が印加されるが、このt₄〜t
₅の区間は走査期間に入っているため、同トランジスタ4
3のコレクタ側は加算電圧e₁の負の電圧成分E_Hが印加さ
れ、同トランジスタ43はオフとなりゲートを閉じる。し
たがって、同トランジスタ43のエミッタ側から多倍圧回
路46に加えられる電圧e₁₂は零となる。

次に、t₅〜t₆の区間ではe₆＞e₅の関係となり、ドライブ
トランジスタ34およびスイッチングトランジスタ43はカ
ットオフとなり、同トランジスタ43がゲートを閉じるか
ら、多倍圧回路46に加えられる電圧e₁₂は零となる。

以上のように、検出電圧e₆が電圧e₅の三角波の零電圧と
ピーク値の電圧との間にあるときには、スイッチング回
路23は帰線期間内で制御信号e₇が零の電圧となる位置
（正の電圧から零電圧に負の方向に立ち上がる位置）か
ら帰線期間の終点の位置までの△t₁の区間でのみゲート
を開き、加算電圧e₁のその区間の波形部分の電圧e₁₂を
多倍圧回路46に加えるのである。この場合、高圧出力電
圧E_Hが低くなればそれだけ△t₁の幅が大きくなり、ゲー
トを開いている時間も長くなるから、スイッチング回路
23から多倍圧回路46に加えられる電圧e₁₂も大きくな
る。

次に、検出電圧e₆が三角波電圧e₅のピーク値と等しいか
又はこれよりも大きいとき、つまり、高圧出力電圧E_Hに
電圧降下がないときはe₅の三角波とe₆とが交叉すること
はないので、制御信号e₇のパルスは発生せず、同信号e₇
は帰線期間T_rから走査期間T_Hにかけて正の一定レベルの
電圧となる。

この結果、反転増幅器54からの出力電圧e₈は零となり、
ドライブトランジスタ34およびスイッチングトランジス
タ43はカットオフして多倍圧回路46に電圧e₁₂が加えら
れることはない。

次に、検出電圧e₆が三角波電圧e₅の三角波の始点位置の
電圧（零電圧）よりも低下したときは、e₇は帰線期間と
走査期間の全期間にかけて零電圧となるので、e₈は正電
圧（正の直流電圧）となり、高圧出力電圧E_Hが大きく降
下するにもかかわらず電圧e₁₂が多倍圧回路46に加えら
れないという不都合を生じる。

本実施例では、かかる不都合を第１のトランジスタ47を
設けることによって次のように解消している。第３図に
はこの第１トランジスタ47を設けたときの各回路部分の
波形がe₆＜０の条件のもとで示されている。このe₆＜０
のもとでは、第１のトランジスタ47のベース側には固定
抵抗器29の出力端側から走査期間が正の電圧で、帰線期
間が零電圧となるパルスe₉（第２図（ｉ））が印加され
ている。したがって、第１のトランジスタ47は帰線期間
T_rでカットオフとなり、同トランジスタのコレクタ電圧
は正電圧となる。つまり、ドライブトランジスタ34のベ
ースには帰線期間T_rで正となるパルスe₈が印加されるこ
ととなり、その結果、同ドライブトランジスタ34はオン
動作して帰線期間の全期間にかけてゲートを開く。一
方、このとき、スイッチングトランジスタ43のベースに
は帰線期間の始点を起点とするパルス電流I₂（第３図
（ｃ））が流れる。これに伴いこのI₂のパルス区間とほ
ぼ同一の区間、スイッチングトランジスタ43のコレクタ
側にパルス電流I₁（第３図（ｄ））が流れる。この結
果、I₁のパルス幅に対応する加算電圧e₁の成分（第３図
（ｅ）の波形の斜線部分）が多倍圧回路46を介して高圧
コイル12に加えられるのである。

しかしながら、一般的なドライブトランス42を用いてス
イッチング回路23を構成する場合、I₁のパルスの終点位
置がe₁のパルスのピーク位置よりも十分に手前になって
しまい（スイッチングトランジスタ43のオン期間が短か
すぎるため）、高圧コイル12に加える電圧e₁₂を大きく
できないという不都合が生じる。もちろん、ドライブト
ランジスタ42のコイルの巻数を大きくしたり、あるいは
コアを大きくすればI₁のパルス幅が大きくなり、加える
電圧e₁₂を大きくできるが、そうすると、ドライブトラ
ンス42の容量が大きくなり、しかも動作時間が長くなる
ため、同ドライブトランス42やスイッチングトランジス
タ43からの発熱や消費電力も大きくなり、また、ドライ
ブトランス42も高価なものになってしまうという新たな
問題が生じる。

本実施例ではこのような問題を効果的に解消するため、
微分回路50と第２のコンデンサ56とを設けている。

第４図にはこの微分回路50と第２のコンデンサ56とを設
けた場合におけるe₆＜０の条件下での各回路部分の波形
が示されている。このe₆＜０の条件下において、微分回
路50はクリップ回路33からの出力電圧e₃を微分し、第４
図（ｆ）に示す微分出力e₁₃を第２のトランジスタ48の
ベースに加える。

第２のトランジスタ48は微分出力e₁₃の動作電圧E₁₃で、
つまり帰線期間T_rの始点位置から△t₁₃の区間でオンす
る。この第２のトランジスタ48がオンしている△t₁₃の
区間ではドライブトランジスタ34はカットオフとなるの
でスイッチングトランジスタ43もオフ状態となる。一
方、△t₁₃の期間を過ぎるとe₁₃の電圧はE₁₃よりも低下
するから、第２のトランジスタ48はカットオフとなり、
これに伴いドライブトランス42がオンし、スイッチング
トランジスタ43のベースにパルス電流I₂（第４図
（ｃ））が流れ、同トランジスタ43はコレクタ側のパル
ス電流I₁（第４図（ｄ））が流れる区間だけオンする。
この結果、このI₁のパルス区間に対応する加算電圧e
₁（第４図（ｅ））の波形部分（斜線部分）の電圧e₁₂が
多倍圧回路46に加えられるのである。このように、微分
出力e₁₃によってスイッチングトランジスタ43のオン位
置をずらし、I₁の波形のピークとe₁の波形のピークとを
一致させた状態でスイッチングトランジスタ43をオン動
作させることにより、大型でない一般的なドライブトラ
ンス42を使用した場合でも大きな加算電圧e₁₂を多倍圧
回路を介して高圧コイルに加えることができ、前記ドラ
イブトランス42を大型化することに伴う発熱等の諸問題
を効果的に解消することができる。

上記のように本実施例では、スイッチング回路23のスイ
ッチングトランジスタ43のオン動作により加算電圧が多
倍圧回路46に加えられるが、スイッチングトランジスタ
43には高圧の加算電圧e₁が加わることから、高耐圧のト
ランジスタが使用される。一般に、高耐圧のトランジス
タはその特性上ベース・エミッタ間に蓄えられたキャリ
アが抜けにくいという性質があるために、オフスピー
ド、すなわち、ストレージタイムが極めて長いという欠
点がある。このストレージタイムが長いと、フライバッ
クトランスの二次側に発生するパルス電圧は交流である
ため、加算電圧発生コイル21で発生する加算電圧e₁のプ
ラス側のパルス区間（帰線区間）が短い場合には、この
プラスのパルス区間内でスイッチングトランジスタ43の
ベース・エミッタ間に蓄えられたキャリアが抜け切らな
いという問題が生じる。そうすると、この抜け切らない
で残ったキャリアはマイナスのパルス区間（走査期間）
ではそのまま保持されることになる。例えば、第２図の
t₅〜t₆の区間では前記プラスのt₁〜t₄の期間で抜け切ら
なかったベース・エミッタ間のキャリアがそのまま保持
されているので、次のプラスのt₆のパルス区間に入った
ときにトランジスタ43がオンしてしまう。つまり、本来
ならばt₇のときにオンすべきところをt₆の時点でオン動
作をしてしまうという不都合が生じる。このように、ス
トレージタイムが長く、ベース・エミッタ間のキャリア
がプラスのパルス区間で抜け切らない場合には過渡応答
性が悪くなるばかりでなく、スイッチングトランジスタ
43を発熱させるという別の問題も生じる。

本実施例ではこのような問題を解消するために、スイッ
チングトランジスタ43のコレクタ・エミッタ間に直流電
源61を設け、常時スイッチングトランジスタ43にプラス
の直流電圧を印加するようにしている。このように、プ
ラスの直流電圧を印加すれば、スイッチングトランジス
タ43のベース・エミッタ間に蓄えられたキャリアの抜け
出しを促進することになり、たとえ、万が一加算電圧e₁
のプラスのパルス区間内でキャリアが抜け切らない場合
においても、加算電圧e₁のマイナスのパルス区間（走査
期間）で前記直流電源61から加えられるプラスの直流電
圧によってキャリアの抜け出しが引続き行われることに
なり、したがって、スイッチングトランジスタ43のベー
ス・エミッタ間に蓄えられたキャリアは次のプラスのパ
ルス区間t₆に至るまでには完全に抜け出しが完了してお
り、したがって、次のプラスのパルス区間においては、
正しいt₇の時点でスイッチングトランジスタ43のオン動
作が行われるのである。

このように、本実施例においては、スイッチングトラン
ジスタ43のオフスピードが速くなり、ベース・エミッタ
間に蓄えられたキャリアの抜け出しが完全に行われるか
ら、過渡応答性の改善が達成され、同時に、残留キャリ
アに起因するスイッチングトランジスタ43の発熱を効果
的に防止することが可能になる。

ところで、多倍圧回路46はスイッチング回路23から加え
られる電圧e₁₂を次のように昇圧してフライバックトラ
ンス２の高圧コイル12に加える。この昇圧動作を、第１
図の回路を抜き出して示されている等価的な第５図〜第
７図に基づいて説明すると、まず、帰線期間T_rにおい
て、第５図のａのルートで電流が流れ、第２のコンデン
サ56にE₁₂の電圧が充電される（E₁₂は電圧e₁₂のピーク
の電圧値である）。次に走査期間においては、第６図に
示すｂのルートで電流が流れ、第１のコンデンサ55にE
₁₂＋E₁₂の電圧が充電される。次に再び帰線期間になる
と、第５図のｃのルートで電流が流れ、第３のコンデン
サ57にはE₁₂の電圧と第１のコンデンサ55の電圧との加
算電圧に相当する電圧が充電される。このような昇圧動
作の繰り返しにより最終的に第３のコンデンサ57には２
（E₁₂＋E_N）の電圧が充電され、この電圧が高圧コイル1
2に加えられる。このE_Nの電圧は加算電圧e₁の波形の負
の成分の電圧である。つまり、第１図の回路で、多倍圧
回路46は２倍圧回路として機能している（交流成分を含
めれば３倍圧回路として機能するが、E_NはE₁₂に較べ十
分に小さいので無視してよく、フライバックトランスの
回路では２倍圧回路と考えてよい）。

なお、スイッチングトランジスタ43のカットオフ時には
第７図に示すようなルートで高圧電流I_Hが流れる。

ところで、回路動作に際し、高圧出力電圧E_Hが補正範囲
を越えて大きくなった場合にも高圧出力電流を流す必要
がある場合があり、本実施例では、アノードをABL側
に、カソードを第１のダイオード51のカソードと第２の
ダイオード52のアノードの接続部にそれぞれ接続するダ
イオード58を配置することで、その目的を達成してい
る。

上記のように、本第１の実施例によれば、高圧出力電圧
E_Hの降下量に対応してスイッチング回路23のゲートを開
く時間△t₁を制御しているから、E_Hの降下量が大きけれ
ばそれだけゲートを開いている時間も長くなるので、そ
のE_Hに加算される電圧e₁₂も大きくなり、E_Hを一定化す
る方向に回路が動作する。この高圧出力電圧E_Hの安定化
の動作に際し、検出電圧e₆か基準電圧e₅の三角波の始点
位置よりも低下したとき、つまりe₆＜０になったときに
は微分回路50と第２のトランジスタ48との協働によっ
て、スイッチングトランジスタ43のオン動作位置が帰線
期間の始点位置から△t₁₃だけずらされ、e₁の波形のピ
ークとコレクタ側の電流I₁の波形のピークが一致する位
置でそのI₁の短いパルス幅だけスイッチングトランジス
タ43のゲートが開くように制御されるものであるから、
スイッチングトランジスタ43のオン時間が短いにもかか
わらず大きな電圧e₁₂が多倍圧回路46を介して高圧コイ
ル12に加えられることとなり、高圧出力電圧E_Hの急激な
減少は効果的に防止される。また、この場合、スイッチ
ングトランジスタ43を帰線期間T_rの全区間に渡ってオン
させているのでなく、第２のトランジスタ48がオンして
いる期間はスイッチングトランジスタ43はオフするので
スイッチングトランジスタ43が最大限オン動作できる区
間は第２図の△t₃に限定される。このようにスイッチン
グトランジスタ43のオン期間を短く限定することによ
り、同トランジスタ43やドライブトランス42からの発熱
を小さくでき、また、消費電力の節減を図ることがで
き、さらに、容量の小さいドライブトランス42によって
もE_Hの安定化の目的を十分に達成することができる。

また、スイッチング回路23のスイッチ動作はスイッチン
グトランジスタ43のオン・オフ動作によって行われる
が、本実施例では、スイッチングトランジスタ43のコレ
クタ・エミッタ間を直流電源61によって常時正にバイア
スしているから、ストレージタイムが極めて短く、つま
り、オフスピードが速くなるので、ベース・エミッタ間
に蓄えられるキャリアの抜き出しを確実に行うことが可
能となり、信頼性の高いスイッチング動作を行うことが
可能となる。さらに、スイッチングトランジスタ43に加
える電圧e₁₁をドライブトランス42で昇圧して加えてい
るから、スイッチングトランジスタ43の耐圧を超耐圧の
ものにしなくてもよく、いわゆるV_CBO規格上、約1500〜
2500V程度の耐圧を有する製品で十分目的を達成でき、
使用するトランジスタ43のコスト低減とトランジスタ形
状の小型化を図ることが可能となる。また、本実施例の
ようにドライブトランス42を設けることによりドライブ
トランジスタ34のパワーロスを小さくすることができ
る。

第８図には本発明に係る高圧発生回路の第２の実施例が
示されている。この第２の実施例は前記第１の実施例と
ストレージタイム調整用電源回路60の構成が異なってお
り、それ以外の回路構成は前記第１の実施例の回路構成
と同一でありこの共通する回路部分の重複説明は省略す
る。

第８図において、ストレージタイム調整用電源回路60は
電源電圧を発生する電源コイル62と、整流回路63と、電
源制限抵抗器64と、ダイオード65とによって構成されて
いる。前記電源コイル62はフライバックトランス２のコ
ア10に巻回されており、フライバックパルスと相似形の
電圧パルスを発生する。整流回路63はダイオード66とコ
ンデンサ67との直列接続体によって構成され、ダイオー
ド66のアノード側は前記電圧コイル62の一端側に接続さ
れ、整流回路63のコンデンサ67側の端末部は電源コイル
62の他端側とスイッチングトランジスタ43のエミッタ側
との共通接続部側に接続されている。そして、ダイオー
ド66とコンデンサ67との接続部分には電流制限抵抗器64
の一端側が接続され、この抵抗器64の他端側にはダイオ
ード65のアノード側が接続されている。そしてダイオー
ド65のカソード側はスイッチングトランジスタ43のコレ
クタ側に接続されている。

この第２実施例の回路においては、電源コイル62で発生
したパルス電圧は整流回路63によって直流に整流され、
この正の直流電圧はスイッチングトランジスタ43のコレ
クタ・エミッタ間に加えられるのである。このように、
スイッチングトランジスタ43のコレクタ・エミッタ間に
は正の直流電圧がバイアスされるから、前記第１の実施
例の場合と同様に、スイッチングトランジスタ43のオフ
スピードが速められ、過渡応答性の改善が図られるので
ある。

なお、本発明は上記第１および第２の各実施例に限定さ
れることはなく、様々な実施の態様を採り得る。例え
ば、上記各実施例では、スイッチング制御回路59を矩形
波出力回路27と、積分回路31と、比較増幅器22と、反転
増幅器54と、トランジスタ制御回路39とを有して構成し
ているが、このスイッチング制御回路59は高圧出力電圧
の低下量に応じてスイッチングトランジスタ43のオン期
間を制御する回路であれば他の回路構成とすることが可
能である。

また、上記各実施例では多倍圧回路46として２倍圧回路
を用いているが、これを３倍圧、４倍圧等、異なる倍圧
の回路によって構成してもよく、場合によっては、この
多倍圧回路46を省略することもできる。

また、第１図の回路で、高圧コイル12を多層の積層巻き
にしてもよく、このときは、第９図に示すように、各層
のコイル間にダイオード17を介設することになる。

さらに、上記各実施例において、電圧検出部９は高圧出
力電圧E_Hを直接取り出して検出電圧e₆を得ているが、高
圧出力電流を取り出して間接的に検出電圧e₆を得るよう
にしてもよい。この場合は、取り出した高圧出力電流を
ABL側から抵抗器を介して比較増幅器22に導入すること
になり、多少の回路変更が必要になる。

〔発明の効果〕

本発明は以上説明したように、高圧電流I_Hが流れること
による高圧出力電圧E_Hの低下を、その電圧低下分に対応
した期間スイッチングトランジスタをオンさせてゲート
を開き、加算電圧を高圧出力コイルに加えるものである
から、電圧低下分に相当する加算電圧が高圧コイルに補
充されることとなり、これにより高圧出力電圧の安定化
が図れ、図面の歪みを効果的に防止することができ、さ
らに、高圧発生回路の出力インピーダンスを極めて小さ
くすることができるので、画質の高精細化の要求に十分
応え得るものとなる。また、この高圧出力電圧の安定化
動作に際しスイッチングトランジスタのコレクタ・エミ
ッタ間にはストレージタイム調整用電源回路からキャリ
アの抜け出しを促進するバイアス電圧が印加されている
から、スイッチングトランジスタの過渡応答性が改善さ
れ、これにより、画面の歪みによる曲がりを大幅に小さ
くすることが可能となる。しかも、スイッチングトラン
ジスタのオン・オフスピードが速くなるから、不要なス
トレージタイムによるスイッチングトランジスタの発熱
を減少させることが可能となり、これにより、放熱板を
省略もしくは小さくすることができる。

また、高圧出力電圧の制御をフライバックトランスの高
圧側（二次側）で行っているため、偏向コイルの電圧変
動等に悪影響をおよぼすこともなく、したがって、画面
が劣化することもない。

さらに、本発明は帰線期間内でスイッチングトランジス
タのオン動作を制御することができるものであるから、
スイッチング回路のスイッチノイズが画面に現れる心配
もなく、そのうえ、スイッチ制御のため使用するトラン
ジスタ等の発熱を少なくできる。

さらに、本発明では、加算電圧発生コイルをフライバッ
クトランスのコアに巻装して設けることができるから、
このコアを境界として回路全体をホット側とコールド側
に交流的に絶縁することが容易となる。

【図面の簡単な説明】

第１図は本発明の第１の実施例を示す回路図、第２図は
第１図に示す回路の各部の波形図、第３図は微分回路と
第２のトランジスタとが無い場合のe₆＜０の条件下にお
ける各回路部分の動作波形図、第４図は微分回路と第２
のトランジスタが設けられている第１図の回路のe₆＜０
の条件下における各回路部分の動作波形図、第５図乃至
第７図は多倍圧回路の動作説明図、第８図は本発明の第
２の実施例を構成するストレージタイム調整用電源回路
の回路図、第９図は従来の高圧発生回路を示す回路図、
第10図は積層タイプの高圧コイルを用いたフライバック
トランスの半断面図、第11図は第10図に示す高圧コイル
の結線図、第12図はブラウン管のアノードに加える高圧
出力電圧E_Hと高圧電流I_Hとの関係を高圧コイルが積層巻
きの場合とセクション巻きの場合とで比較した特性比較
図、第13図は高圧出力電流I_Hの分流手段が設けられてい
る第９図の回路の高圧出力電圧E_Hと高圧電流I_Hとの関係
を示す特性図である。１……水平偏向出力回路、２……フライバックトラン
ス、３……基準電圧発生回路、４……水平出力トランジ
スタ、５……ダンパーダイオード、６……共振コンデン
サ、７……水平偏向コイル、８……Ｓ字補正コンデン
サ、９……電圧検出部、10……コア、11……低圧コイ
ル、12……高圧コイル、13……入力電源、14……高圧整
流ダイオード、15……ブラウン管、16……アノード、17
……ダイオード、18……固定抵抗器、19……入力タッ
プ、20……可変抵抗器、21……加算電圧発生コイル、22
……比較増幅器、23……スイッチング回路、24……出力
タップ、25……制御電圧発生コイル、26……整流器、27
……矩形波出力回路、28,29……固定抵抗器、30……ト
ランジスタ、31……積分回路、32……増幅器、33……ク
リップ回路、34……ドライブトランジスタ、35,36……
ダイオード、37,38……抵抗器、39……トランジスタ制
御回路、40……コンデンサ、41……駆動電源、42……ド
ライブトランス、40……スイッチングトランジスタ、44
……一次コイル、45……二次コイル、46……多倍圧回
路、47……第１のトランジスタ、48……第２のトランジ
スタ、50……微分回路、51……第１のダイオード、52…
…第２のダイオード、53……第３のダイオード、54……
反転増幅器、55……第１のコンデンサ、56……第２のコ
ンデンサ、57……第３のコンデンサ、58……ダイオー
ド、59……スイッチング制御回路、60……ストレージタ
イム調整用電源回路、61……直流電源、62……電源コイ
ル、63……整流回路、64……電流制限抵抗器、65,66…
…ダイオード、67……コンデンサ。

Claims

【特許請求の範囲】

【請求項１】水平偏向出力回路から加えられるフライバ
ックパルスをフライバックトランスで昇圧し、高圧出力
電圧を同トランスを構成する高圧コイルの高圧側からブ
ラウン管のアノードに加える高圧発生回路において、フ
ライバックトランスのコアに巻装され加算電圧を発生す
る加算電圧発生コイルと、スイッチングトランジスタを
含み該スイッチングトランジスタのオン期間だけゲート
を開いて前記加算電圧発生コイルで発生した加算電圧を
高圧出力電圧に加えるスイッチング回路と、高圧出力電
圧の変化を検出し高圧出力電圧の低下量が大きくなるに
したがい前記スイッチングトランジスタのオン動作期間
を長く制御するスイッチング制御回路と、前記スイッチ
ングトランジスタのコレクタ・エミッタ間に直流のバイ
アス電圧を加えキャリアの抜け出しを促進してスイッチ
ングオフスピードを速めるストレージタイム調整用電源
回路と、を有することを特徴とする高圧発生回路。