JPH0586113B2

JPH0586113B2 -

Info

Publication number: JPH0586113B2
Application number: JP62286630A
Authority: JP
Inventors: Hiroshi Ikeuchi; Nobuaki Imamura
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 1987-11-13
Filing date: 1987-11-13
Publication date: 1993-12-09
Also published as: JPH01128675A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、ブラウン管のアノードに加える高圧
出力電圧の安定化回路が設けられている高圧発生
回路に関するものである。

〔従来の技術〕

第３図には従来の高圧発生回路が示されてい
る。この高圧発生回路は水平偏向出力回路１と、
フライバツクトランス２とを備えている。

水平偏向出力回路１は、水平出力トランジスタ
４と、ダンパーダイオード５と、共振コンデンサ
６と、水平偏向コイル７と、Ｓ字補正コンデンサ
８とからなる。水平出力トランジスタ４は水平ド
ライブ回路から送られてくる電圧パルスを受けて
スイツチング作用を行い、ダンパーダイオード５
との協同によつて水平偏向コイル７に鋸歯状波電
流を加える。その一方において、共振コンデンサ
６と水平偏向コイル７はその共振作用によつてフ
ライバツクパルスを発生させ、これをフライバツ
クトランス２に加える。

フライバツクトランス２はコア１０に低圧コイ
ル１１と高圧コイル１２を巻装したものからな
り、低圧コイル１１の一端は水平出力トランジス
タ４のコレクタ側に接続され、また、同コイル１
１の他端は入力電源１３に接続されている。そし
て、高圧コイル１２の高圧側は高圧整流ダイオー
ド１４を介してブラウン管１５のアノード１６に
接続され、同コイル１２の他端はABL
（Automatic Brightness Limiter）側に接続され
ている。このフライバツクトランス２は水平偏向
出力回路１から加えられるフライバツクパルスを
昇圧してその昇圧出力（高圧出力電圧）をブラウ
ン管１５のアノード１６に加えるものである。

一般に、高圧コイル１２を第３図〜第５図に示
すようにダイオード１７を介して多層に積層巻き
し、各層間のコイルを同一巻数、同一巻幅、同一
巻線ピツチで巻き、かつ、各層の巻き終りと次の
層の巻き始めとを前記ダイオード１７で同一極性
にすれば、交流的には各層のコイル間で電位差が
零となる。したがつて、各層間の絶縁処理は直流
の電位差だけを考えればよく、誘電体損による発
熱を考慮する必要がないから、その絶縁処理は容
易となる。

また、前記のように高圧コイル１２を多層巻き
にすれば、低圧コイル１１と高圧コイル１２との
絶縁距離を他のセクシヨン巻きコイル等と比較し
て小さくできるから、コイル最外層の仕上り外径
も小さくできる。その結果として、第６図に示す
ように、高圧コイル１２のリーケージインダクタ
ンスを小さくできるという利点があり、かかる理
由から、同コイル１２を多層巻きタイプとしたフ
ライバツクトランス２が広く使用されている。

ところが、第６図に示すように、高圧コイル１
２を多層巻きにしただけでは同コイル１２からブ
ラウン管１５のアノード１６に流れる高圧電流1_H
が０〜200μAの範囲で急激に変動し、好ましない
現象が生じる。そこで、近年においては、第３図
に示すように、高圧出力側（ブラウン管１５のア
ノード側）とアース間に固定抵抗器１８と可変抵
抗器２０とを直列に配置し、高圧出力電流I_Hの約
10％の電流を分流し、第７図に示すように、前記
高圧出力電流の急変動を防止している。

すなわち、第６図および第７図に示す特性図に
おいて、高圧電流I_Hの可変設定範囲が０〜
1000μAの範囲に設定されているとすれば、高圧
電流I_Hの分流手段を講じない場合、出力インピー
ダンスZ₀₁は第６図からZ₀₁＝（27−25）kv／
1000μA＝2MΩとなる。これに対し、I_Hの分流手
段を講じれば、出力インピーダンスZ₀₂は第７図
から、Z₀₂＝（26.1−24.9）kv／1000μA＝1.2MΩと
なり、出力インピーダンスのかなり大幅な改善が
図られたことになる。

〔発明が解決しようとする問題点〕

しかしながら、今日においては、ブラウン管１
５の画質に対する高精細化の要請がますます強く
なり、出力インピーダンスを更に小さくすること
が望まれている。しかも、その出力インピーダン
スを低下させる場合、電力損失を伴わない手段が
強く望まれ、前記のように、固定抵抗器１８と可
変抵抗器２０を介してI_Hの分流を図る方法は、か
かる要望にすべに応えられなくなつており、もは
や市場に受け入れなくなりつつある。

本発明は上記事情に鑑みなされたものであり、
その目的は、電力損失を伴うことなく出力インピ
ーダンスの大幅な低下、換言すれば、高圧電流の
変化に対して高圧電圧の安定化、を図ることがで
きる高圧発生装置を提供することにある。

〔問題点を解決するための手段〕

本発明は上記目的を達成するため、次のように
構成されている。すなわち、本発明は、水平偏向
出力回路から加えられるフライバツクパルスをフ
ライバツクトランスで昇圧し、高圧出力電圧を同
トランスを構成する高圧コイルの高圧側からブラ
ウン管のアノードに加える高圧発生回路におい
て、フライバツクトランスのコアに巻回され、高
圧出力電流が可変設定範囲を一杯に変化したとき
の高圧出力電圧の変化分に対してほぼ１／ｎ（ｎ
は整数）のパルス電圧を発生する加算電圧発生コ
イルと；高圧出力電圧を検出する電圧検出部と；
この電圧検出部が検出した検出電圧の変化分に対
応する電圧信号を出力する作動増幅器と；この作
動増幅器の出力信号に基づいて高圧出力電圧を安
定化させる加算率を定め、前記加算電圧発生コイ
ルで発生した電圧にその加算率を剰じたパルス電
圧を出力する加算電圧制御回路と；加算電圧制御
回路からの出力電圧をほぼｎ倍に増加してその多
倍圧のパルス電圧を高圧コイルの低圧側に加える
多倍圧回路と；を有することを特徴として構成さ
れている。

〔作用〕

上記のように構成されている本発明において、
加算電圧発生コイルには、高圧出力電流I_Hを可変
設定範囲一杯に変化させたときの電圧変化分を
ΔE_Hとすると、ΔE_H×１／ｎの加算電圧が発生し
ている。この状態で、ブラウン管のアノードに高
圧電流I_Hが流れ、高圧出力電圧E_Hが低下すると、
その電圧低下（降下）は電圧検出部によつて検出
され、差動増幅器はその電圧低下分に対応する信
号を加算電圧制御回路に送る。加算電圧制御回路
は誤差増幅器から送られてくる信号値に応じて高
圧出力電圧E_Hを安定化させせるのに適する加算
率を定め、加算電圧発生コイルで生じた加算電圧
に前記加算率を剰じ、その加算出力電圧を多倍圧
回路に加える。多倍圧回路は加算出力電圧をｎ倍
に増加させる。

この結果、前記加算出力電圧の所望倍数の電
圧、すなわち、高圧出力電圧の低下分に相当する
電圧が多倍圧回路を経て高圧出力電圧に加えられ
ることとなり、前記高圧電流I_Hが流れることに起
因して生じた高圧出力電圧E_Hの低下分が補償さ
れ、これにより高圧出力電圧の安定化が図られる
のである。

〔実施例〕

以下、本発明の一実施例を図面に基づいて説明
する。なお、本実施例の説明において、従来例と
同一の回路部分には同一符号を付し、その重複説
明を省略する。

第１図には本発明の一実施例を示す回路構成が
示されている。

本実施例が従来例と異なる特徴的なことは、加
算電圧発生コイル２１と、差動増幅器とし機能す
る誤差増幅器２２と、加算電圧制御回路２３と、
電圧検出部１９とが設けられていることである。

前記加算電圧発生コイル２１は、フライバツク
トランス２のコア１０に巻装されるもので、その
コイル２１の出力端側（巻き終り側）には第１の
タツプ２４と第２のタツプ２５とが設けられてい
る。この第１のタツプ２４は、高圧出力電流I_Hが
可変設定範囲の０からI_HMまで変化したときの高
圧出力電圧E_Hの電圧変化分ΔE_Hに対し、ほぼΔE_H
×１／ｎの電圧（加算電圧）を発生させるコイル
巻回位置に設けられており、また、第２のタツプ
２５は第１のタツプ２４の位置からコイルを所定
巻回数だけ巻き上げ、その巻き上げ端位置に設け
られる。この第２のタツプ２５の巻き上げ量は該
第２のタツプ２５に接続される抵抗器２６の電圧
降下分を補償する巻回長、つまり抵抗器２６の電
圧際下分に相当する電圧を両タツプ２４，２５間
に発生させる巻回長に設定されている。

一方、高圧コイル１２の高圧側（高圧整流ダイ
オード１４のカソード側）には固定抵抗器２８の
一端が接続され、同抵抗器２８の他端側には可変
抵抗器VR_F、固定抵抗器２９、可変抵抗器VR₂、
固定抵抗器３０、可変抵抗器VR₁が順に直列接続
されて高圧出力電圧E_Hの電圧検出部１９を構成
している。そして、可変抵抗器VR₁は前記加算電
圧発生コイル２１の低圧側（巻き始め側）に接続
されており、その接続部はABLに通じている。

前記可変抵抗器VR₁は高圧出力電圧E_Hを検出
し、この検出電圧e_Hを誤差増幅器２２のプラス側
端子に加えている。一方、誤差増幅器２２のマイ
ナス側端子には基準電源３２の正側が接続され、
同電源３２から該マイナス側端子に基準電圧e_Sが
印加されている。なお、同電源３２の負側は前記
可変抵抗器VR₁と加算電圧発生コイル２１の低圧
側とABL側との共通接続部側に接続されている。

前記誤差増幅器２２は基準電圧e_Sと検出電圧e_H
とを比較し、e_H−e_Sの差に対応する出力電圧e_eを
出力する。本実施例では、出力電流I_Hが設定可変
範囲内で最大に変化したI_H＝I_HMのときの検出電
圧e_Hが基準電圧e_Sに等しくなるように可変抵抗器
VR₁の抵抗値を調整している。

加算電圧制御回路２３は第１のトランジスタ３
３とダイオード３４と第２のトランジスタ３５と
抵抗器２６とからなる。第１のトランジスタ３３
のベース側は誤差増幅器２２の出力端に接続され
ており、同トランジスタ３３のエミツタ側は加算
電圧発生コイル２１の低圧側に接続され、同トラ
ンジスタ２３のコレクタ側はダイオード３４のカ
ソード側に接続されている。そして、ダイオード
３４のアノード側は第２のトランジスタ３５のベ
ース側に接続され、同トランジスタ３５のコレク
タ側は前記加算電圧発生コイル２１の第１のタツ
プ２４に接続されている。さらに、同コイル２１
の第２のタツプ２５とベース間には前記抵抗器２
６が介設されており、また、第２のトランジスタ
３５のエミツタは多倍圧回路３６の入力側に接続
されている。

この多倍圧回路３６は第１から第４のダイオー
ド３７，３８，３９，４０と第１および第２の各
コンデンサ４１，４２とによつて構成されてい
る。前記第１のダイオード３７のアノード側は前
記第２のトランジスタ３５のエミツタ側に接続さ
れており、同ダイオード３７のカソード側は第２
のダイオード３８のアノード側に、同ダイオード
３８のカソード側は第３のダイオード３９のアノ
ード側に接続されてダイオードの直列接続体が形
成されており、この第３のダイオード３９のカソ
ード側は高圧コイル１２の低圧側に接続されてい
る。

また、第１のコンデンサ４１の一端側は前記第
２のトランジスタ３５のエミツタと第１のダイオ
ード３７のアノード側との共通接続部に接続さ
れ、同コンデンサ４１の他端側は第２のダイオー
ド３８のカソード側と第３のダイオード３９のア
ノード側との接続部に接続されている。一方、第
４のダイオード４０と第２のコンデンサ４２とは
並列接続されており、その並列回路の一端側（第
４のダイオード４０のカソード側）は第１のダイ
オード３７と第２のダイオード３８との前記接続
部に接続され、また、同並列回路の他端側は前記
第１のトランジスタ３３のエミツタ側に接続され
ている。

本実施例は上記のように構成されており、以下
にその作用を説明する。

まず、CRTブラウン管のアノード側に流れる
高圧電流I_Hが動作範囲の最大規定値I_HMになると、
高圧出力電圧E_Hが低下するが、このとき、前述
のごとく、誤差増幅器２２に入る検出信号の電圧
e_Hと基準電圧e_Sとが等しくなるから、誤差増幅器
２２からの出力電圧e_eは零となり第１のトランジ
スタ３３がカツトオフする。

一方、このとき、加算電圧発生コイル２１の低
圧側端部と第１のタツプ２４間にはe_N2＝Δe×N₂
のパルス電圧が発生する。

ただし、Δeはコイル１ターン当たりの発生電
圧であり、N₂はコイル２１の低圧側端部と第１
のタツプ２４間のコイル巻数である。このe_N2の
パルス電圧の波形は第２図のように表され、この
波形図の正の部分がe₀に相当する。

ところで、第１のトランジスタ３３がカツトオ
フのときには、前記e₀の電圧が第２のトランジス
タ３５のコレクタにかかる。同時に抵抗器２６を
通して第２のタツプ２５側から電圧e₀より少し高
めの電圧が第２のトランジスタ３５のベース側に
印加され、同トランジスタ３５のエミツタ側には
e₀の正のパルス電圧が発生する。つまり、加算電
圧制御回路２３は加算率を１（100％）と定め、加
算電圧発生コイル２１で発生した加算電圧e₀に前
記加算率１を剰じてその出力電圧e₀を多倍圧回路
３６に加える。

この加算電圧制御回路２３は高圧出力電圧E_H
の降下分を補償するように、つまりE_Hを安定化
させるように前記加算率を定める。すなわち、高
圧出力電流I_Hが可変設定範囲の０からI_HMまで一
杯に変化したとき、電圧出力回路の出力インピー
ダンスをZ₀とすれば、電圧降下分ΔE_Hは ΔE_H＝I_HM×Z₀で表され、ΔE_H＝ne₀（ｎは整数）
のとき高圧出力電圧E_Hは安定化する。

つまり、ΔE_H＝ne₀のときは、加算電圧発生コ
イル２１はΔE_H×１／ｎ＝e₀の加算電圧を発生す
る。そして、この加算電圧は加算電圧制御回路２
３によつて前記のように、加算率１が剰じられ、
多倍圧回路３６にe₀×１＝e₀の電圧が加えらるの
である。

この多倍圧回路３６は加算率が剰じられた加算
電圧をｎ倍に増加させる。すなわち、偏向周期の
帰線期間T_rにおいては第１図の実線ａの経路で
電流が流れ、多倍圧回路３６の第２のコンデンサ
４２にはe₀が発生する。

次に、走査期間T_Sになると、バイポーラトラ
ンジスタ等によつて構成される第２のトランジス
タ３５には逆漏れ電流が流れることから第１図の
点線で示す経路に沿つて電流が流れる。その結果
として、第１のコンデンサ４１にe₀＋e₂の電圧が
発生する。ただし、e₂は第２図に示すように、加
算電圧発生コイル２１で発生するパルス電圧の負
の部分の電圧である。

そして、再び帰線期間T_rに入ると、第１図の
一点鎖線Ｃで示す経路に沿つて電流が流れ、高圧
コイル１２の低圧側には2e₀＋e₂の電圧が加えら
れる。このe₂はe₀に較べて非常に小さく、したが
つて、本実施例の多倍圧回路３６はｎ＝２の２倍
圧回路として作用する。

前記の如く、高圧出力電圧E_H降下分ΔE_H（2e₀）
は多倍圧回路３６から加えられる電圧2e₀によつ
て補償され、E_Hの安定化が達成される。

次に、高圧出力電流I_Hが０のときは、E_Hは電圧
降下が生じないから、I_H＝I_HMのときより高圧出
力電圧E_HはZ₀×I_HMだけ増加する。したがつて誤
差増幅器２２に入り込む検出電圧e_Hは基準電圧e_S
よりも大きくなり、e_H−e_Sの値に対応する電圧e_e
を出力信号として出力する。

この結果、第１のトランジスタ３３は完全に導
通状態となるから、第２のトランジスタ３５はカ
ツトオフとなり、高圧出力電圧E_Hに加える補償
の電圧は０となる。

上記の結果をまとめると次のようになる。すな
わち、高圧出力電流I_Hが０のときの高圧出力電圧
をE_HOとすれば、 I_H＝I_HMのときの高圧出力電圧E_Hは E_H＝E_HO−I_HM×Z₀＋ne₀＝E_HOとなる。また、I_H
＝０のときには、 E_H＝E_HOとなり、両者の高圧出力電圧は等しい。

次に、I_Hが０とI_HMの間に在るときにも加算電
圧制御回路２３は検出電圧e_Hの大きさに応じて高
圧出力電圧E_Hが一定になるように加算率を定め
るから、E_Hの安定化が図られる。すなわち、e_Hが
大きい（小さい）ときにはそれに対応して誤差増
幅器２２からの出力電圧e_eも大きく（小さく）な
り、このe_eが大きい（小さい）と第１のトランジ
スタ３３のコレクタ電圧が小さく（大きく）な
り、これに伴い、第２のトランジスタ３５のエミ
ツタ側の電圧も小さく（大きく）なり、多倍圧回
路３６に加えられる電圧も小さく（大きく）な
る。つまり、高圧出力電圧E_Hの降下が大きい（e_H
が小さい）ときはE_Hに加えられる補償電圧が大
きなり、E_Hの降下が小さい（e_Hが大きい）ときは
補償電圧が小さくなり、高圧出力電圧E_Hを一定
化するように回路動作が行われ、E_Hの安定化が
図られるのである。

ところで、一般的に、高圧出力電圧E_Hを安定
化させるには最大で2KV程度の補償電圧が必要
となる。もし、本実施例のような多倍圧回路３６
を設けない場合は、トランジスタ３３，３５の逆
耐圧を2KV以上にしなければならない。しかし、
かかる高耐圧のトランジスタは汎用されておら
ず、特別に製作するとコストが極めて高くなり不
便である。これに対し、本実施例の如く、加算電
圧制御回路２３の下流側にｎ倍の多倍圧回路３６
を設ければ、トランジスタ３３，３５の逆耐圧
１／ｎにすることが可能となり、汎用のトランジ
スタで十分に目的を達成することができる。

また、本実施例によれば、第２のトランジスタ
３５のベース側に接続される抵抗器２６の一端を
加算電圧発生コイル２１の巻き上げ端部、つま
り、第２のタツプ２５に接続しているから、同ト
ランジスタ３５のベース側の電圧をコレクタ側の
電圧と等しくなる電圧まで高めることができ、同
トランジスタ３５を逆耐圧一杯に至る広い電圧範
囲にわたつて動作させるこことができるという利
益が得られる。

また、本実施例では、第２のトランジスタ３５
で逆漏れ電流を流すように構成しているから、通
常必要なダイオード４３を省略できる。また、本
実施例では、多倍圧回路３６の出力をパルス成分
のまま高圧コイル１２に加えているから、一般の
多倍圧回路に必要なコンデンサ４４を省略するこ
とができるという利益が得られる。

さらに、本実施例では、第１のトランジスタ３
３のコレクタ側と第２のトランジスタ３５のベー
ス側にダイオード３４を設け、同ダイオード３４
のカソード側を第１のトランジスタ３３のコレク
タ側に接続しているから、走査期間T_S中に第１
のトランジスタ３３のエミツタ側からコレクタ側
に電流が逆流することがなく、したがつて、その
逆電流が第１のトランジスタ３３に流れることで
電力損失を生ずるという不都合も生じることがな
い。

なお、本発明は上記実施例に限定されることが
なく様々な他の態様を採り得る。例えば、本実施
例の高圧発生回路はフライバツクパルスの発生回
路と水平偏向出力回路とを兼用しているが、水平
偏向出力回路を分離してもよく、その場合は水平
偏向コイル７とＳ字補正コンデンサ８を省略でき
る。また、上記実施例では、第１図に示すように
高圧コイル１２を積層巻きにしていないが、同コ
イル１２パルス分割して多層に積層巻きにしても
よい。この場合は従来例の第３図〜第５図に示す
ように、分割巻きした各層のコイル間にダイオー
ド１７を介設することになる。

〔発明の効果〕

本発明は以上説明したように構成したものであ
るから、高圧出力電圧の安定化が図れ、画面の歪
みやフオーカス劣化を効果的に防止することがで
きる。さらに、電圧発生回路の出力インピーダン
スを極めて小さくすることができ、このことは画
質の高精細化の要求に十分応え得るものとなる。

また、加算電圧発生コイルをフライバツクトラ
ンスのコアに巻装し構成するものであるから、回
路全体をフライバツクトランスのコアを境界線と
して、いわゆるAC絶縁を図ることができるとい
うさらに、本発明はフライバツクトランスの高圧
コイルの低圧側にｎ倍に倍圧する多倍圧回路を設
け、この多倍圧回路の上流側に加算電圧制御回路
を、さらにその上流側に加算電圧発生コイルを設
けたものであるから、例えば、高圧出力電圧の降
下分を補償するのに要する最大パルス電圧（高圧
出力電圧の最大変化分）をΔE_Hとすると、加算電
圧発生コイルで発生するパルス電圧はその１／ｎ
の大きさでよく、したがつて、この加算電圧発生
コイルから多倍圧回路間に介設される加算電圧制
御回路等の回路に加わる電圧も小さなものとな
り、これらの回路に用いる回路素子は特別仕様の
高耐圧なものでなく、汎用の小耐圧なもので済む
での、使用する回路素子の大幅なコスト低減化と
小型化が可能となる。

さらに、本発明は、加算電圧発生コイルでパル
ス電圧を発生させ、加算電圧制御回路ではこの発
生パルス電圧に加算率を剰じその出力電圧をパル
ス電圧の波形形態でそのまま多倍圧回路に加え、
多倍圧回路はその入力パルス電圧をｎ倍に倍圧し
てパルス電圧のままの状態で高圧コイルに加える
方式、つまり、加算電圧発生コイルで発生したパ
ルス電圧を整流平滑等の信号処理を行うことな
く、発生したパルス電圧のままの波形形態で信号
処理する構成としたので、その信号処理が非常に
容易となり、パルス電圧を整流平滑する回路やこ
れらの回路を駆動する専用の電源等の回路は一切
不用となるので、回路構成の大幅な簡易化が可能
となり、伴わせて回路コストの低減化と回路装置
の小型化が可能となる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す回路図、第２
図は加算電圧発生コイルで発生する電圧の波形
図、第３図は従来の高圧発生回路を示す回路図、
第４図は積層タイプの高圧コイルを用いたフライ
バツクトランスの半断面図、第５図は第４図に示
す高圧コイルの結線図、第６図はブラウン管のア
ノードに加える高圧出力電圧E_Hと電圧電流I_Hとの
関係を高圧コイルが積層巻きの場合とセクシヨン
巻きの場合とで比較した特性比較図、第７図は高
圧出力電流I_Hの分流手段が設けられている第３図
の回路の高圧出力電圧E_Hと高圧電圧流I_Hとの関係
を示す特性図である。１…水平偏向出力回路、２…フライバツクトラ
ンス、４…水平出力トランジスタ、５…ダンパー
ダイオード、６…共振コンデンサ、７…水平偏向
コイル、８…Ｓ字補正コンデンサ、１０…コア、
１１…低圧コイル、１２…高圧コイル、１３…入
力電源、１４…高圧整流ダイオード、１５…ブラ
ウン管、１６…アノード、１７…ダイオード、１
８…固定抵抗器、２０…可変抵抗器、２１…加算
電圧発生コイル、２２…誤差増幅器、２３…加算
電圧制御回路、２４…第１のタツプ、２５…第２
のタツプ、２６…抵抗器、２８，２９，３０…固
定抵抗器、３２…基準電源、３３…第１のトラン
ジスタ、３４…ダイオード、３５…第２のトラン
ジスタ、３６…多倍圧回路、３７…第１のダイオ
ード、３８…第２のダイオード、３９…第３のダ
イオード、４０…第４のダイオード、４１…第１
のコンデンサ、４２…第２のコンデンサ、４３…
ダイオード、４４…コンデンサ。

Claims

【特許請求の範囲】１水平偏向出力回路から加えられるフライバツ
クパルスをフライバツクトランスで昇圧し、高圧
出力電圧を同トランスを構成する高圧コイルの高
圧側からブラウン管のアノードに加える高圧発生
回路において、フライバツクトランスのコアに巻
回され、高圧出力電流が可変設定範囲を一杯に変
化したときの高圧出力電圧の変化分に対してほぼ
１／ｎ（ｎは整数）のパルス電圧を発生する加算
電圧発生コイルと；高圧出力電圧を検出する電圧
検出部と；この電圧検出部が検出した検出電圧の
変化分に対応する電圧信号を出力する作動増幅器
と；この作動増幅器の出力信号に基づいて高圧出
力電圧を安定化させる加算率を定め、前記加算電
圧発生コイルで発生した電圧にその加算率を剰じ
たパルス電圧を出力する加算電圧制御回路と；加
算電圧制御回路からの出力電圧をほぼｎ倍に増加
してその多倍圧のパルス電圧を高圧コイルの低圧
側に加える多倍圧回路と；を有することを特徴と
する高圧発生回路。２加算電圧制御回路は第１のトランジスタと第
２のトランジスタとダイオードと抵抗器とからな
り、第１のトランジスタのベース側は作動増幅器
の出力端に、同トランジスタのエミツタ側は基準
電位側に、同トランジスタのコレクタ側はダイオ
ードのカソードに、同ダイオードのアノードは第
２のトランジスタのベース側に、同トランジスタ
のエミツタ側は多倍圧回路の入力端側に、同トラ
ンジスタのコレクタ側は加算電圧発生コイルの出
力端側にそれぞれ接続されており、また、抵抗器
はその一端部が第２のトランジスタのベース側
に、他端部は前記加算電圧発生コイルの出力端側
にそれぞれ接続されていることを特徴とする特許
請求の範囲第１項記載の高圧発生回路。３加算電圧発生コイルの出力端側には、高圧出
力電圧の変化分に対してほぼ１／ｎの電圧が発生
する巻回位置に第１の出力タツプが、その第１の
出力タツプからさらに巻き上げ巻回位置に第２の
出力タツプがそれぞれ設けられ、第１の出力タツ
プには第２のトランジスタのコレクタ側が、第２
の出力タツプには一端部が同トランジスタのベー
スに接続される抵抗器の他端部がそれぞれ接続さ
れていることを特徴とする特許請求の範囲第２項
記載の高圧発生回路。