JPH01149578A

JPH01149578A - 高圧発生回路

Info

Publication number: JPH01149578A
Application number: JP62307129A
Authority: JP
Inventors: Hiroshi Ikeuchi; 博池内
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 1987-12-04
Filing date: 1987-12-04
Publication date: 1989-06-12

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、ブラウン管のアノードに加える高圧出力電圧
をいわゆるパルス幅制御によって安定化−する高圧発生
回路に関するものである。

〔従来の技術］第９図には従来の高圧発生回路が示されている。この高
圧発生回路は水平偏向出力回路ｌと、フライバックトラ
ンス２とを備えている。

水平偏向出力回路１は、水平出力トランジスタ４と、ダ
ンパーダイオード５と、共振コンデンサ６と、水平偏向
コイル７と、３字補正コンデンサ８とからなる。水平出
力トランジスタ４は水平ドライブ回路から送られてくる
電圧パルスを受けてスイッチング作用を行い、ダンパー
ダイオード５との協同によって水平偏向コイル７に鋸歯
状波電流を加える。その一方において、共振コンデンサ
６と水平偏向コイル７はその共振作用によってフライバ
ックパルスを発生させ、これをフライバックトランス２
に加える。

フライバックトランス２はコアｌＯに低圧コイル１１と
高圧コイル１２を巻装したものからなり、低圧コイル１
１の一端は水平出力トランジスタ４のコレクタ側に接続
され、また、同コイル１１の他端は入力電源１３に接続
されている。そして、高圧コイル１２の高圧側は高圧整
流ダイオード１４を介してブラウン管１５のアノード１
６に接続され、同コイル１２の他端はＡＢＬ（＾ｕｔｏ
ｍａｔｉｃ　Ｂｒｉｇｈｔｎｅｓｓ　Ｌｉｍ１ｔｅｒ）
側に接続されている。このフライバックトランス２は水
平偏向出力回路ｌから加えられるフライバックパルスを
昇圧してその昇圧出力（高圧出力電圧）をブラウン管１
５のアノード１６に加えるものである。

一般に、高圧コイル１２を第９図〜第１１図に示すよう
にダイオード１７を介して多層に積層巻きし、各層間の
コイルを同一巻数、同一巻幅、同一巻線ピッチで巻き、
かつ、各層の巻き終りと次の層の巻き始めとを前記ダイ
オード１７で同一極性にすれば、交流的には各層のコイ
ル間で電位差が零となる。したがって、各層間の絶縁処
理は直流の電位差だけを考えればよく、誘電体損による
発熱を考慮する必要がないから、その絶縁処理は容易と
なる。

また、前記のように高圧コイル１２を多層巻きにすれば
、低圧コイル１１と高圧コイル１２との絶縁距離を他の
セクション巻きコイル等と比較して小さくできるから、
コイル最外層の仕上り外径も小さくできる。その結果と
して、第１２図に示すように、高圧コイル１２のリーケ
ージインダクタンスを小さくできるという利点があり、
かかる理由から、同コイル１２を多層巻きタイプとした
フライバックトランス２が広く使用されている。

ところが、第１２図に示すように、高圧コイル１２を多
層巻き（積層巻き）にしただけでは同コイル１２からブ
ラウン管１５のアノード１６に流れる高圧電流■□が０
〜２００μ１／２の範囲で急激に変動し、好ましくない
現象が生じる。そこで、近年においては、第９図に示す
ように、高圧出力側（ブラウン管１５のアノード側）と
アース間に固定抵抗器１８と可変抵抗器２０とを直列に
配置し、高圧出力電流■□の約１０１／２の電流を分流
し、第１３図に示すように、前記高圧出力電流の急変動
を防止している。

すなわち、第１２図および第１３図に示す特性図におい
て、高圧電流１．の可変設定範囲が０〜１０００μ１／
２の範囲に設定されているとすれば、高圧電流■□の分
流手段を講じない場合、出力インピーダンスＺｏ＋は第
１２図からＺ、、＝　（２７−２５）　ＫＶ／１０００
μＡ＝２ＭΩとなる。これに対し、Ｉ　１１の分流手段
を講じれば、出力インピーダンスＺ。２は第１３図から
、Ｚｏｚ＝　（２６，１２４，９）　ＫＶ／１０００μ
Ａ＝１．２ＭΩとなり、出力インピーダンスのかなり大
幅な改善が図られたことになる。

〔発明が解決しようとする問題点〕

しかしながら、今日においては、ブラウン管１５の画質
に対する高精細化の要請がますます強くなり、出力イン
ピーダンスを更に小さくすることが望まれている。しか
も、その出力インピーダンスを低下させる場合、電力損
失を伴わない手段が強く望まれ、前記のように、固定抵
抗器１８と可変抵抗器２０を介して１、の分流を図る方
法は、かかる要望にすでに応えられなくなっており、も
はや市場に受は入れられなくなりつつある。

本発明は上記事情に鑑みなされたものであり、その目的
は、電力損失を伴うことなく出力インピーダンスの大幅
な低下、換言すれば、高圧電流の変化に対して高圧電圧
の安定化、を図ることができる高圧発生装置を提供する
ことにある。

〔問題点を解決するための手段〕

本発明は上記目的を達成するため、次のように構成され
ている。すなわち、本発明は、水平偏向出力回路から加
えられるフライバックパルスをフライバックトランスで
昇圧し、高圧出力電圧を同トランスを構成する高圧コイ
ルの高圧側からブラウン管のアノードに加える高圧発生
回路において、フライバックトランスのコアに巻装され
加算電圧を発生する加算電圧発生コイルと、帰線期間の
ほぼ１／２の位置にピークがある一定波形の三角波電圧
を帰線期間内で発生させる基準電圧発生回路と、高圧出
力電圧を該高圧出力電圧又は高圧出力電流を取り出して
検出する電圧検出部と、この電圧検出部が検出した検出
電圧と前記基準電圧発生回路の三角波電圧とを比較し該
三角波電圧が前記検出電圧を越える区間でのみ電圧が零
となる制御信号を出力する差動増幅器と、この差動増幅
器から加えられる制御信号の零電圧の区間でゲートを開
き前記加算電圧発生コイルで発生した加算電圧をフライ
バックトランスの高圧コイルに加え、前記制御信号の零
電圧以外の区間ではゲートを閉じて加算電圧が高圧コイ
ルに加わるのを阻止するスイッチング回路と、を有する
ことを特徴として構成されている。

〔作用〕

上記のように構成されている本発明において、ブラウン
管のアノードへ高圧出力電流が流れて高圧出力電圧が低
下すると電圧検出部で検出される電圧も小さくなる。し
たがって、差動増幅器でその検出電圧と三角波電圧とを
比較した場合、検出電圧のレベルが低下するから、この
検出電圧を超える三角波電圧の区間が大きくなる。これ
に伴い、差動増幅器から出力される制御信号の零電圧の
区間が大きくなるから、スイッチング回路のゲートを開
く期間が長くなり、高圧コイルに加えられる加算電圧も
大きくなるので、高圧出力電圧を安定する方向に制御す
ることが可能になる。

〔実施例〕

以下、本発明の実施例を図面に基づいて説明する。なお
、本実施例の説明において、従来例と同一の回路部分に
は同一符号を付し、その重複説明を省略する。

第１図には本発明の一実施例を示す回路構成が示されて
いる。

本実施例が従来例と異なる特徴的なことは、基準電圧発
生回路３と、電圧検出部９と、加算電圧発生コイル２１
と、差動増幅器２２と、スイッチング回路２３とが設け
られていることである。

前記加算電圧発生コイル２１は、フライバックトランス
２のコア１０に他のコイルと絶縁して巻装されるもので
、そのコイル２１の巻き始め端側には入力タップ１９が
設けられており、また、同コイル２１の出力端側（巻き
終り側）には第１の出力タップ２４と第２の出力タップ
２５とが設けられている。この第１の出力タップ２４は
、同コイル２１で発生した加算電圧を出力するものであ
る。第２の出力タップ２５は第１の出力タップ２４の位
置からコイルを所定巻回数だけ巻き上げた位置に設けら
れる。この第２の出力タップ２５の巻き上げ量は該第２
のタンプ２５に接続される抵抗器２６の電圧降下分を補
償する巻回長、つまり抵抗器２６の電圧降下分に相当す
る電圧を両タップ２４．２５間に発生させる巻回長に設
定されている。

一方、高圧コイル１２の高圧側（高圧整流ダイオード１
４のカソード側）には固定抵抗器２８の一端が接続され
、同抵抗器２８の他端側には可変抵抗器ＶＲＦ＋固定抵
抗器２９．可変抵抗器ＶＲ，，固定抵抗器３０．可変抵
抗器Ｖ　ＲＩが順に直列接続されて高圧出力電圧ＥＮの
電圧検出部９を構成している。そして、可変抵抗器ＶＲ
，の他端側は基準電位（図ではアース側）に接続されて
いる。

前記可変抵抗器ＶＲ，は高圧出力電圧Ｅ、を検出し、こ
の検出電圧ｅ７を差動増幅器２２の第１の入力端子に加
えている。

前記基準電圧発生回路３は制御電圧発生コイル３１と、
共振用コンデンサ３２と、抵抗器３３と、整流器３４と
、矩形波出力回路３５と、積分回路３６とからなる。

制御電圧発生コイル３１はフライバックトランス２のコ
アＩＯに他のコイルと絶縁させて低圧側に巻装され第２
図（ａ）に示すフライバックパルス波形と相似形の制御
電流を発生する。この制御電圧発生コイル３１の高圧側
（巻き終わり側）には共振用コンデンサ３２の一端側が
接続されており、同コイル３１の低圧側（巻き始め側）
は抵抗器３３を介して共振用コンデンサ３２の他端側に
接続されている。

そして、共振用コンデンサ３２と抵抗器３３の接続部は
ＡＢＬに通じている。

共振用コンデンサ３２は前記制御電圧発生コイル３１で
発生した制御電流を共振して帰線期間Ｔ、、のほぼ２倍
の周期をもつ電流波形を作り出す、抵抗器３３は共振用
コンデンサ３２で作り出された共振電流を電圧ｅ３に変
換する。この電圧ｅ、の波形（第２図（ｂ））は前記共
振電流の波形と相似になる。なお、このｅ、の電圧は共
振電流を＋３＋抵抗器３３の抵抗値をＲ３とすれば、ｅ
、＝ｉ：＋　ＸＲ。

で表される。

前記制御電圧発生コイル３１と抵抗器３３との接続部に
は整流器（図ではダイオード）３４のアノード側が接続
され、同整流器３４のカソード側は矩形波出力回路３５
の第１の入力端子に接続されている。

なお、矩形波出力回路３５の第２の入力端子はＡＢＬ側
に接続されている。前記整流器３４は抵抗器３３で変換
（検出）された電圧ｅ、の波形を半波整流して電圧ｅ、
の正の電圧部分を取り出しく第２図（ｃ））、この半波
整流電圧ｅ４を矩形波出力回路３５に加える。この矩形
波出力回路３５は前記半波整流電圧から第２図（ｄ）に
示すような周期が帰線期間の２に当たる矩形波（本件明
細書では、矩形波は長方形の波形ばかりでなく正方形の
波形をも含む広い意味で使用している）を作り出す回路
であり、本実施例ではこの回路３５は飽和型の増幅器に
よって構成され、半波整流電圧を飽和的に増幅して第２
図（ｄ）に示す矩形波の電圧ｅ、を得ている。なお、こ
の矩形波は半波整流電圧ｅ４を増幅器によって増幅し、
その増幅出力をクリップ回路を通し、波形の頭部をクリ
ップ（切断）することによっても得られる。

矩形波出力回路３５から出力された矩形波電圧ｅ、は積
分回路３６に加えられる。この積分回路３６は、矩形波
電圧ｅ５を帰線期間Ｔ１の０がら該帰線期間Ｔ１の１／
２の期間に渡って積分し、第２図（ｅ）に示すように帰
線期間の２の位置でピークとなる右上がりの波形を作り
出す。この場合、′ＡＴ１〜Ｔｒの期間は積分が行われ
ないから、波形はピーク位置から放電（積分回路のコン
デンサからの放電）等により電圧波形は右上がりとなり
、全体的に’Ａ　Ｔ−の位置でピークとなる三角波の電
圧ｅ６が帰線期間Ｔ、内に作り出される。この三角波の
電圧波形はいずれの帰線期間Ｔ１においても一定の形状
を保つ。この三角波電圧ｅ、は差動増幅器２２の第２の
入力端子に加えられる。

差動増幅器２２は三角波電圧ｅ６と前記電圧検出部２０
の可変抵抗器ＶＲＩから加えられる検出電圧ｅ、とを比
較しく第２図（ｅ））　　、三角波電圧ｅ６が検出電圧
ｅ、を超える区間ΔＬだけ（図ではＬ１〜ｔ２の区間と
ｔＳｘｊｂの区間）零電圧となり、それ以外は走査期間
をも含めて正の一定レベルの電圧となる制御信号ｅ８を
スイッチング回路２３に加える。

スイッチング回路２３は、第１のトランジスタ３７と、
ダイオード３８と、抵抗器２６と、第２のトランジスタ
４０と、ダイオード４１とからなる。第１のトランジス
タ３７．は、ベース側か差動増幅器２２の出力端に接続
され、また、エミッタ側は加算電圧発生コイル２１の低
圧側とＡＢＬ側との共通接続部に、コレクタ側はダイオ
ード３８のカソード側にそれぞれ接続されている。そし
て、ダイオード３８のアノード側は第２のトランジスタ
４ｏのベースと抵抗器２６の一端とに共通接続されてお
り、抵抗器２６の他端は加算電圧発止コイル２１の第２
の出力タップ２５に接続され、また、第２のトランジス
タ４０のコレクタ側は同コイル２１の第１の出力タップ
２４に接続されている。そして、第２のトランジスタ４
０のエミッタ側は多倍圧回路（図では２倍圧回路）４２
の入力端に接続されている。また、ダイオード４１はカ
ソード側をコレクタ側に向けて第２のトランジスタのエ
ミッタとコレクタ間に接続されている。

このダイオード４１は第２のトランジスタ４０のエミッ
タ側からコレクタ側に逆向きの電流を流すためのもので
あり、したがって、第２のトランジスタ４０がバイポー
ラトランジスタ等、逆漏れ電流が流れる形式のトランジ
スタによって構成されるときには必ずしもダイオード４
１は必要でなく、これを省略できる。このスイッチング
回路２３は制御信号ｅ８が零電圧のときゲートを開いて
第２図（ｇ）に示すパルス電圧ｅ、。を多倍圧回路４２
に加える。

前記多倍圧回路４２は第１から第３の各ダイオード４３
．４４．４５と第１から第３の各コンデンサ４６゜４７
、４８とによって構成されている。前記第１のダイオー
ド４３のアノード側は前記第２のトランジスタ４０のエ
ミッタ側に接続されており、同ダイオード４３のカソー
ド側は第２のダイオード４４のアノード側に、同ダイオ
ード４４のカソード側は第３のダイオード４５のアノー
ド側に接続されてダイオードの直列接続体が形成されて
おり、この第３のダイオード４５のカソード側は高圧コ
イル１２の低圧側に接続されている。

また、第１のコンデンサ４６の一端側は前記第２のトラ
ンジスタ４０のエミッタと第１のダイオード４３のアノ
ード側との共通接続部に接続され、同コンデンサ４６の
他端側は第２のダイオード４４のカソード側と第３のダ
イオード４５のアノード側との接続部に接続されている
。そして、第２のコンデンサ４７の一端側は第１のダイ
オード４３のカソードと第２のダイオード４４のアノー
ドとの接続部に接続されており、また、第３のコンデン
サ４８の一端側は第３のダイオード４５のカソード側に
接続されており、これら、第２のコンデンサ４７と第３
のコンデンサ４８との他端側は共にＡＢＬ側に接続され
ている。なお、第３のコンデンサ４８は必ずしも必須の
ものではなく、場合によっては省略してもよい。また、
このＡＢＬ側にはダイオード５０のアノード側が接続さ
れ、同ダイオード５０のカソード側は第１のダイオード
４３と第２のダイオード４４との接続部、又は第２のダ
イオード４４と第３のダイオード４５との接続部（第１
図では第１のダイオード４３と第２のダイオード４４と
の接続部）に接続されている。

本実施例は上記のように構成されており、以下、高圧出
力電圧Ｅ、の安定化作用について説明する。

ブラウン管１５のアノード１６に高圧電流■□が流れる
と高圧出力電圧Ｅ□が降下し、これに伴い電圧検出部２
０で検出される電圧ｅ７も低下する。この検出電圧ｅ７
が低下すると第２図（ｅ）に示すように、同検出電圧ｅ
７が積分回路３６で作り出される三角波電圧ｅ６のピー
ク位置よりも下方に下がるから、帰線期間のΔＬの区間
で三角波電圧ｅ６が検出電圧ｅ、を超える。第２図（ｅ
）ではＬ０〜ｔ３の帰線期間で検出される検出電圧ｅ、
よりもＬ４〜ｔ７の帰線期間で検出される検出電圧ｅ７
の方が低下している場合が示されており、検出電圧ｅ？
、つまり高圧出力電圧Ｅ、が低下すればするほどΔｔの
区間が広くなり、差動増幅器２２から出力される制御信
号ｅ、の零電圧の区間が広くなる（第２図（ｒ））。制
御信号ｅ、がスイッチング回路２３に加えられたときの
回路動作を第１図の回路を部分的に抜き出した等価な第
３図〜第６図の回路に基づいて説明すると次のようにな
る。

まず、１．〜む２の期間においては、第１のトランジス
タ３７のベースに零の電圧が加えられるから、同トラン
ジスタ３７はカットオフとなり、第２のトランジスタ４
０のベースには加算電圧発生コイル２１の第２の出力タ
ップ２５に現れる電圧ｅ／２が抵抗器２６を介して加わ
り、同トランジスタ４ｏはオン状態となる。したがって
、第３図に示すように、加算電圧発生コイル２１の第１
の出力タップ２４から第２のトランジスタ４０を通って
１１の電流が流れ、この電流１１は第１のコンデンサ４
６を通るｉ４の電流と、第１のダイオード４３から、第
２のダイオード４４、第３のダイオード４５、第３のコ
ンデンサ４８を順に通るｉ、の電流と、さらに第１のダ
イオード４３から第２のコンデンサ４７に向かう１２の
電流とに分流する。この場合、ｉ４の電流は非常に小さ
いので、これを無視して説明する。

の電圧が発生する。ただし、Ｃ４ｔは第２のコンデンサ
４７の静電容量である。

同様に、第３のコンデンサ４８には（ただしＣ４１は第３のコンデンサ４８の静電容量）の
電圧６４Ｂが発生する。これら、電圧ｅ　Ｊ？、　　ｅ
　４１１の極性は図示の通りである。

次に、ｔ２〜１Ｓの期間では、第１のトランジスタ３７
のベースに正の電圧が加わるから、同トランジスタ３７
はオン作動し、第２のトランジスタ４゜のベースはＯｖ
となる。したがって、同トランジスタ４０はカットオフ
となる。この期間では、加算電圧発生コイル２１の第１
の出力タップ２４に現れる電圧は、この期間中のむ、〜
ｔ４の領域では負の電圧となるため、第２のコンデンサ
４７の電圧が前記第１の出力タップ２４の電圧よりも大
きくなる。

したがって、第４図に示すように電流１７が、第２のコ
ンデンサ４７から第１の出力タップ２４に向かって流れ
、第１のコンデンサ４６にはｅａｂ＝　（１／Ｃ４６）　　Ｓ　Ｌ　ｄ　ｔ　　・−
−−−−（３）（ただしＣ４＆は第１のコンデンサ４６
の静電容量）の電圧が発生する。ここで（３）式におい
て積分肋間を記載しなかったのは、電流ｉ５の流れは第
２のコンデンサ４７の電圧ｅ４７がｅｘ　　（第１の出
力タップの電圧に等しい）になったとき流れ出し、第１
のコンデンサ４６の電圧ｅ４６がｅ　４６＝　ｅ　ａｔ
＋　Ｃ２となったときに停止するのであるが、その流れ
出しの時期と停止の時期がΔＬによって変化し、定まら
ないためである。なお、第２のトランジスタ４０がカッ
トオフのときの高圧出力電流■、の流れは第５図のよう
になる。

次に、Ｌ、〜Ｌ、の期間においては、制御電圧が再び零
となるので、第１のトランジスタ３７がカットオフし、
第２のトランジスタ４０がオンする、この結果、第６図
に示すように、第１の出力タップ２４から第２のトラン
ジスタ４０に向かって電流ｉ′３が流れ、この電流ｉ′
、は第１のコンデンサ４６、第３のダイオード４５、第
３のコンデンサ４８を順に通る電流ｉ４と、第１のダイ
オード４３から第２のコンデンサ４７に向かう電流Ｓ２
とに分流する。

この結果、第３のコンデンサ４７の端部には、の電圧が
発生する。ただし、Ｃ４７は前記１．−１２の期間で発
生した電圧である。

また、第２のコンデンサ４７にはの電圧が発生する。

以下、む、〜Ｕｈに至る同様のサイクルが繰り返し行わ
れる。以上のことより、今、ある期間ΔＬが一定とする
と、その時第３のコンデンサ４８端に発生する電圧ｅ４
．Δ、はｅ４ａΔＬ　＝２　（（１／Ｃ４１）　　Ｓ　ｉｔ　ｄ
　ｔ＋Ｅｚｚ）・・・・・・・・（６）（ただし、Ｅ２□は第２図（ｈ）に示す如く、電圧ｅ２
の波形の負の成分である）となり Δｔ＝Ｑのとき　ｅ４１１Δｔ　＝２Ｅｚｚ　０．・（
７）このΔ１＝０のときとは第２図（ｅ）において、検
出電圧ｅ７が三角波電圧ｅ６のピーク値の電圧と等しい
ときであり、このときは高圧出力電圧Ｅ□の低下はなく
、高圧電流■８は０である。

また、ΔＬζＴ１のときはｅａｔΔｔ　＝　２　（Ｅｚ　＋　Ｅｚｚ）　”０００
．””　（８）（ただし、Ｅ２は第２図（ｈ）に示す如
く、電圧ｅ２の波形の正の成分である）となる。

つまり、第１図の回路では△ｔが帰線期間Ｔｒに一致し
たときは、第１の出力電圧ｅ２が２倍に増幅されて高圧
コイル１２に加えられるもので、多倍圧回路４２は２倍
圧回路として機能している。

一般に、Ｅｌ　＃１０Ｅｚ□であり、Ｅ２□はほとんど
無視できる値である。このように、ΔＬが０からＴｒま
で変化するにつれて、高圧コイル１２に加えられる電圧
がほぼ０から２Ｅ２　（実際には２Ｅ２□から２　（Ｅ
ｚｚ＋　Ｅｘ　）　）まで変化し、これにより高圧出力
電圧Ｅ、の制御が十分に行われることになる。

この場合、高圧出力電圧Ｅ、の最大負荷変動をΔＥ、と
じた場合、多倍圧回路４２がｎ倍圧のとき、ｎＥ、≧Δ
Ｅｎ・・・・・・・・・・・・・・・・・・・・・・（
９）の条件を満足することが好ましく、このときはＥｚ
　＝　（１／ｎ）ΔＥ、・・・・・・・・・・・・・・
（１０）となり、加算電圧発生コイル２１の第１の出力
タップ２４にはこの電圧が発生するように同コイル２１
の巻数を定める必要がある。第１図の回路では、多倍圧
回路４２は２倍圧（ｎ＝２）なので、２Ｅ、≧へＥ８の
条件が満足されており、Ｅｚ　＝　（′Ａ）ΔＥｎとな
るようにコイル２１の巻数が定められている。

ところで、回路動作に際し、高圧出力電圧Ｅ。

が補正範囲を越えて大きくなった場合にも高圧出力電流
を流す必要がある場合があり、本実施例では、アノード
をＡＢＬ側にカソードを第１のダイオード４３のカソー
ドと第２のダイオード４４のアノードの接続部に接続す
るダイオード５０を配置することで、その目的を達成し
ている。

なお、本発明は上記実施例に限定されることなく、様々
な変形態様を採り得る。例えば、上記実施例ではスイッ
チング回路２３の下流側に多倍圧回路４２を設けている
が、第７図に示すように、この多倍圧回路４２を省略し
てもよく、また第８図に示すように、スイッチング回路
２３を、トランス５１を用いて構成することもできる。

この場合は、同トランス５１の一次コイル５２の一端側
は第１のトランジスタ３７のコレクタ側に接続し、−次
コイル５２の他端側は抵抗器５３と電源５４との直列接
続体を介して第１のトランジスタ３７のエミッタ側（Ａ
ＢＬ側）に接続する。そして、二次コイル５５はその一
端側を第２のトランジスタ４０のエミッタ側に、他端側
を同トランジスタ４０のベース側に接続すればよい。

また、上記実施例では電圧検出部９は高圧出力電圧Ｅｌ
を直接取り出して検出電圧ｅ７を得ているが、高圧出力
電流を取り出して間接的に検出電圧ｅ７を得るようにし
てもよい。この場合は、取り出した高圧出力電流をＡＢ
Ｌ側から抵抗器を介して差動増幅器２２に導入すること
になり、多少の回路変更が必要になる。

本実施例および上記各変形例はいずれも加算電圧発生コ
イル２１と制御電圧発生コイル３１とをフライバックト
ランス２のコア１０に巻装して構成しているから、この
コアｌＯを境界として交流的、にホット側とコールド側
のＡＣ絶縁を図ることができることになる。

〔発明の効果〕

本発明は以上説明したように、高圧電流■、が流れるこ
とによる高圧出力電圧ＥＨの降下を、その降下分に対応
したパルス幅を持った制御電流でゲートを開き、加算電
圧を高圧出力コイルに加えるものであるから、電圧降下
分に相当する加算電圧が高圧コイルに補充されることと
なり、これにより高圧出力電圧の安定化が図れ、画面の
歪みを効果的に防止することができ、さらに、高圧発生
回路の出力インピーダンスを極めて小さくすることがで
きるので、画質の高精細化の要求に十分応え得るものと
なる。

また、高圧出力電圧の制御をフライバックトランスの高
圧側（二次側）で行っているため、偏向コイルの電圧変
動等に悪影響をおよぼすこともなく、したがって、画面
が劣化することもない。

さらに、本発明は少ない回路構成で帰線期間内での、パ
ルス幅制御ができ、しかも、このパルス幅制御を帰線期
間内で行うものであるからスイッチング回路のスイッチ
ノイズが画面に現れる心配もなく、非常に優れた高圧発
生回路を提供し得る。

【図面の簡単な説明】

第１図は本発明の一実施例を示す回路図、第２図は第１
図に示す回路の各部の波形図、第３図乃至第６図は回路
動作の説明図、第７図は第１図の回路の変形例を示す回
路図、第８図は第１図の回路の他の変形例を示す回路図
、第９図は従来の高圧発生回路を示す回路図、第１０図
は積層タイプの高圧コイルを用いたフライバックトラン
スの半断面図、第１１図は第１０図に示す高圧コイルの
結線図、第１２図はブラウン管のアノードに加える高圧
出力電圧Ｅ、と高圧電流■工との関係を高圧コイルが積
層巻きの場合とセクション巻きの場合とで比較した特性
比較図、第１３図は高圧出力電流１．の分流手段が設け
られている第９図の回路の高圧出力電圧Ｅ、と高圧電流
Ｉ工との関係を示す特性図である。 ■・・・水平偏向出力回路、２・・・フライバックトラ
ンス、３・・・基準電圧発生回路、４・・・水平出力ト
ランジスタ、５・・・ダンパーダイオード、６・・・共
振コンデンサ、７・・・水平偏向コイル、８・・・３字
補正コンデンサ、９・・・電圧検出部、１０・・・コア
、１１・・・低圧コイル、１２・・・高圧コイル、１３
・・・入力電源、１４・・・高圧整流ダイオード、１５
・・・ブラウン管、１６・・・アノード、１７・・・ダ
イオード、１日・・・固定抵抗器、１９・・・入力タッ
プ、２０・・・可変抵抗器、２１・・・加算電圧発生コ
イル、２２・・・差動増幅器、２３−・・スイッチング
回路、２４・・・第１の出力タップ、２５・・・第２の
出力タップ、２６・・・抵抗器、２Ｂ、２９．３０・・
・固定抵抗器、３１・・・制御電圧発生コイル、３２・
・・共振用コンデンサ、３３・・・抵抗器、３４・・・
整流器、３５・・・矩形波出力回路、３６・・・積分回
路、３７・・・第１のトランジスタ、３８・・・ダイオ
ード、４０・・・第２のトランジスタ、４１・・・ダイ
オード、４２・・・多倍圧回路、４３・・・第１のダイ
オード、４４・・・第２のダイオード、４５・・・第３
のダイオード、４６・・・第１のコンデンサ、４７・・
・第２のコンデンサ、４８・・・第３のコンデンサ、５
０・・・ダイオード、５１・・・トランス、５２・・・
−次コイル、５３・・・抵抗器、５４・・・電源、５５
・・・二次コイル。

Claims

【特許請求の範囲】

（１）水平偏向出力回路から加えられるフライバックパ
ルスをフライバックトランスで昇圧し、高圧出力電圧を
同トランスを構成する高圧コイルの高圧側からブラウン
管のアノードに加える高圧発生回路において、フライバ
ックトランスのコアに巻装され加算電圧を発生する加算
電圧発生コイルと、帰線期間のほぼ１／２の位置にピー
クがある一定波形の三角波電圧を帰線期間内で発生させ
る基準電圧発生回路と、高圧出力電圧を該高圧出力電圧
又は高圧出力電流を取り出して検出する電圧検出部と、
この電圧検出部が検出した検出電圧と前記基準電圧発生
回路の三角波電圧とを比較し該三角波電圧が前記検出電
圧を越える区間でのみ電圧が零となる制御信号を出力す
る差動増幅器と、この差動増幅器から加えられる制御信
号の零電圧の区間でゲートを開き前記加算電圧発生コイ
ルで発生した加算電圧をフライバックトランスの高圧コ
イルに加え、前記制御信号の零電圧以外の区間ではゲー
トを閉じて加算電圧が高圧コイルに加わるのを阻止する
スイッチング回路と、を有することを特徴とする高圧発
生回路。
（２）基準電圧発生回路は、フライバックトランスのコ
アに巻装され制御電流を発生する制御電流発生コイルと
、この制御電流発生コイルで発生した制御電流を共振し
て帰線期間のほぼ２倍の周期に同調させる共振用コンデ
ンサと、この共振された電流をその電流波形と相似の電
圧信号に変換する抵抗器と、この抵抗器によって変換さ
れた電圧信号を半波整流する整流器と、この整流器によ
って半波整流された電圧を増幅し帰線期間のほぼ１／２
の幅の矩形パルス電圧を出力する矩形波出力回路と、こ
の矩形波出力回路から出力された矩形パルス電圧を帰線
期間の開始位置から同帰線期間の１／２の期間に渡って
積分し帰線期間の１／２の位置でピークとなる一定波形
の三角波を帰線期間内に作り出す積分回路と、によって
構成されていることを特徴とする特許請求の範囲第１項
記載の高圧発生回路。