JPH01128678A - 画質調整回路 - Google Patents

画質調整回路

Info

Publication number
JPH01128678A
JPH01128678A JP28797987A JP28797987A JPH01128678A JP H01128678 A JPH01128678 A JP H01128678A JP 28797987 A JP28797987 A JP 28797987A JP 28797987 A JP28797987 A JP 28797987A JP H01128678 A JPH01128678 A JP H01128678A
Authority
JP
Japan
Prior art keywords
active
mixer
output signal
signal
pass filter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP28797987A
Other languages
English (en)
Inventor
Hideaki Matsui
英明 松井
Yasushi Mitomi
三冨 靖
Yosuke Mizukawa
水川 洋右
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP28797987A priority Critical patent/JPH01128678A/ja
Publication of JPH01128678A publication Critical patent/JPH01128678A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Picture Signal Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、テレビジョン受像機(以下、TVという)
、ビデオ・テープ・レコーダ(以下、VTRという)な
どに使用される映像信号処理回路に属する画質調整回路
に関するものである。
〔従来の技術〕
第3図は例えばエレクトロニクスライフ(1982,2
月号)に示された従来の画質調整回路の構成図であり、
図において、1は入カバ端子Tlから入力された映像信
号を遅延時間ΔT遅延する第1のデイレイライン、2は
第1のデイレイライン1の出力をΔT遅延する第2のデ
イレイライン、3はA点の映像信号と第2のデイレイラ
イン2の出力信号と加算後出力レベルをAに減衰させる
混合器、4は第1のデイレイライン1の出力信号から混
合器3の出力信号の減算を行なう混合器、5は混合器4
の出力信号のレベルをコントロールする減衰器、6は第
1のデイレイライン1の出力信号と減衰器5の出力信号
との加算を行なう混合器である。
T2は出力端子である。
次に動作について説明する。第4図(a)〜第4図(f
)は第1図のA点〜F点の信号波形を示すタイムチャー
トである。まず、入力端子TIに入力された第4図(a
)に示すA点の映像信号は、第1のデイレイライン1に
入力される。
第1のデイレイライン1の出力信号は、第4図(b)に
示すB点の信号となり、入力信号に対してデイレイライ
ン固有の遅延時間ΔTの時間遅れを持った、入力信号と
相位な信号である。
このB点の信号は第2のデイレイライン2を通って、さ
らに第2のデイレイライン固有の遅延時間ΔTの時間遅
れを持つた信号が第4図(C)に示すように0点の信号
となって出力される。
この0点の信号と入力端子T1から入力されたA点の映
像信号とを混合器3によって、第1.第2の二つのデイ
レイライン1.2を通った映像信号と入力映像信号とが
加算され、%にされた信号が第4図(d)に示すD点の
信号として出力される。
次いで混合器4によって、混合器3の出力信号は第1の
デイレイライン1の出力信号から引算され、第4図(e
)に示すE点の信号が出力される。
この第4図(e)に示す混合器4の出力信号は、減衰器
5によりレベルコントロールされる。レベルコントロー
ルされた減衰器5の出力信号と第1のデイレイライン1
・の出力信号とが混合器6によって加算されて、第4図
(f)に示すF点の信号が出力端子T2に出力される。
なお、画質調整は減衰器5の出力レベル量を変化させる
ことで行なわれる。
〔発明が解決しようとする問題点〕
従来の画質調整回路は、以上のように構成されているの
で、高価なデイレイラインを使用しなければならず、ま
た、画質調整回路の周波数特性を調整することが困難で
あるなどの問題点があった。
この発明は、上記のような問題点を解消するためになさ
れたもので、コストの削減ができるとともに、周波数特
性を調整することのできる画質調整回路を得ることを目
的とする。
〔問題点を解決するための手段〕
この発明に係る画質調整回路は、デイレイラインの代わ
りにアクティブオールバス型フィルタを使用したもので
ある。
〔作 用〕
この発明におけるアクティブオールバス型フィルタは、
予め周波数特性を設定し、それに対応する固定された群
遅延特性に基づき、その結果、画質調整回路の周波数特
性が変化するようにするか、あるいは遅延時間コントロ
ール回路により群遅延特性を変化して画質調整回路の周
波数特性を変化する。
〔実施例〕
以下、この発明の一実施例を図について説明する。第1
図において、7はアクティブオールバス型フィルタ、8
は第2のアクティブオールバス型フィルタであり、それ
ぞれ第3図の第1.第2のデイレイライン1.2の個所
に接続されている。
9は遅延時間コントロール回路であり、第1゜第2のア
クティブオールバス型フィルタ7.8の群遅延特性を変
化させるようにしている。
3は入力端子TIに入力される映像信号と第2のアクテ
ィブオールバス型フィルタ8の出力信号とを加算後、出
力レベルを2に減衰させる混合器である。
4は第1のアクティブオールバス型フィルタフの出力信
号から混合器3の出力信号で減算を行う混合器、5は混
合器4の出力信号のレベルをコントロールする減衰器、
6は第1のアクティブオールバス型フィルタ1の出力信
号とレベルコントローラ5の出力信号との加算を行って
、出力信号を出力端子T2に出力する混合器である。
次に動作について第2図のタイムチャートを併用して述
べる。この第2図(a)〜第2図(f)は第1図a点〜
f点の信号をそれぞれ示しており、第2図(a)に示す
ように入力端子T1に入力されたa点の映像信号は、第
1のア久ティブオールパス型フィルタ7と混合器3に供
給される。第1のアクティブオールパス型うイルタ7は
遅延時間コントロール回路9により群遅延特性が変化し
て、所望の特性を持つように自由に調節される。
したがって、第1のアクティブオールパス型フィルタフ
の出力はb点において、第2図(ロ)に示すように、入
力信号に対して遅延時間コントロール回路9によって調
節された遅延時間Δむを持つ信号となり、第2のアクテ
ィブオールパス型フィルタ8と混合器4.6に供給され
る。
第2のアクティブオールパス型フィルタ8は第1のアク
ティブオールパス型フィルタ7に同じもので、第2図(
C)に示す0点におけるその出力は第1のアクティブオ
ールパス型フィルタフの出力信号に対してさらにΔtの
遅延時間を持つ信号となり、混合器3に供給される。
混合器3は、a点の入力信号と0点の第2のアクティブ
オールパス型フィルタ8の出力信号とを加算した後第2
図(ロ)に示すように、d点において、%に減衰させた
信号を出力して、混合器4に供給する。
混合器4は第1のアクティブオールパス型フィルタフの
出力信号(b点)から混合器3の出力信号(d点)を減
算した信号を第2図(e)に示すようにe点に出力して
、レベルコントロールする減衰器5に供給する。
減衰器5で自由にレベルコントロールされた信号は混合
器6に供給される。混合器6は第1のアクティブオール
パス型フィルタフの出力信号(b点)と、レベルコント
ロールされた減衰器5の出力信号とを加算した出力信号
を第2図(f)に示すようにf点において出力端子T2
に供給する。・なお、上記実施例では、画質調整回路の
周波数特性を調整できるように遅延時間コントロール回
路9を設けたが、予め所望の画質調整回路の周波数特性
を設定し、それに対応する固定された群遅延特性を有す
るアクティブオールパス型フィルタのみを使用してもよ
い。
〔発明の効果〕
以上ように、この発明によれば、デイレイラインの代わ
りに群遅延特性を変化させられるアクティブオールパス
型フィルタを使用するようにしたので、IC化に最適と
なり、部品点数およびコストの削減ができ、また、画質
調整回路の周波数特性を調整できるといつた効果がある
【図面の簡単な説明】
第1図はこの発明の一実施例による画質調整回路を示す
回路構成図、第2図は同上実施例における各点波形を示
すタイムチャート、第3図は従来の画質調整回路を示す
回路構成図、第4図は第3図の各点波形を示すタイムチ
ャートである。 3〜6・・・混合器、5・・・減衰器、7・・・第1の
アクティブオールパス型フィルタ、8・・・第2のアク
ティブオールパス型フィルタ、9・・・遅延時間コント
ロール回路。 なお、図中、同一符号は同一、又は相当部分を示す。

Claims (2)

    【特許請求の範囲】
  1. (1)入力端子に入力された映像信号を遅延する群遅延
    特性を有する第1のアクティブオールパス型フィルタと
    、この第1のアクティブオールパス型フィルタの出力を
    遅延する群遅延特性を有する第2のアクティブオールパ
    ス型フィルタと、上記入力端子に入力された上記映像信
    号と上記第2のアクティブオールパス型フィルタの出力
    信号とを加算し、その加算した信号を減衰させる第1の
    混合器と、上記第1のアクティブオールパス型フィルタ
    の出力信号から上記第1の混合器の出力信号を引算する
    第2の混合器と、この第2の混合器の出力信号のレベル
    をコントロールするレベルコントロール回路と、上記第
    1のアクティブオールパス型フィルタの出力信号と上記
    レベルコントロール回路の出力信号とを加算して出力端
    子に出力する第3の混合器とを備えた画質調整回路。
  2. (2)第1および第2のアクティブオールパス型フィル
    タは遅延コントロール回路により群遅延特性が変化する
    ことを特徴とする特許請求の範囲第1項記載の画質調整
    回路。
JP28797987A 1987-11-12 1987-11-12 画質調整回路 Pending JPH01128678A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28797987A JPH01128678A (ja) 1987-11-12 1987-11-12 画質調整回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28797987A JPH01128678A (ja) 1987-11-12 1987-11-12 画質調整回路

Publications (1)

Publication Number Publication Date
JPH01128678A true JPH01128678A (ja) 1989-05-22

Family

ID=17724229

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28797987A Pending JPH01128678A (ja) 1987-11-12 1987-11-12 画質調整回路

Country Status (1)

Country Link
JP (1) JPH01128678A (ja)

Similar Documents

Publication Publication Date Title
JPH07177386A (ja) 画像輪郭強調装置
US4677487A (en) Digital noise reducing apparatus for a video signal processing recording reproducing apparatus
JPH01128678A (ja) 画質調整回路
JPS6086985A (ja) ドロツプアウト補償装置
JPH07154900A (ja) ステレオ信号変換用回路及び該回路の作動方法
JP3281419B2 (ja) リミッタ回路
JP2551205B2 (ja) 輪郭補正回路
JPH04973A (ja) 映像信号処理装置
US5619340A (en) Video reproducing apparatus having filter circuit of automatic frequency adjustment type
JPS5942364B2 (ja) 時間軸等化器
JPS5961283A (ja) 信号処理用フイルタ回路
JPH011393A (ja) 電圧制御型くし形フィルタ
JPS621379A (ja) 映像信号処理装置
EP0009537B1 (en) A comb filter
JP2569882B2 (ja) 映像非加算混合装置
JPH0683428B2 (ja) 映像信号処理装置
JPS619083A (ja) 画像信号の雑音低減装置
JPH0683483B2 (ja) くし形フイルタ
JPS6412152B2 (ja)
JPS61150513A (ja) くし形フイルタ
JPH0213993B2 (ja)
JPH0194768A (ja) 映像信号の輪郭補正装置
JPH02179181A (ja) Fm変調器
JPS6116068A (ja) 映像信号処理装置
JPH0523671B2 (ja)