JPS5942364B2 - 時間軸等化器 - Google Patents
時間軸等化器Info
- Publication number
- JPS5942364B2 JPS5942364B2 JP51157525A JP15752576A JPS5942364B2 JP S5942364 B2 JPS5942364 B2 JP S5942364B2 JP 51157525 A JP51157525 A JP 51157525A JP 15752576 A JP15752576 A JP 15752576A JP S5942364 B2 JPS5942364 B2 JP S5942364B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- time
- delay element
- signal
- equalizer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Filters And Equalizers (AREA)
- Television Signal Processing For Recording (AREA)
- Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
Description
【発明の詳細な説明】
本発明は時間軸等化器に関し、特に信号が複数チャネル
に分割して記録されるビデオテープレコーダの再生系に
使用して効果のある時間軸等化器に関する。
に分割して記録されるビデオテープレコーダの再生系に
使用して効果のある時間軸等化器に関する。
ビデオテープレコーダは機械的動作部の動作速度が必ら
ずしも一定でないので、再生された電気信号にジッター
が発生し、これが画質を低下させるひとつの原因となつ
ている。
ずしも一定でないので、再生された電気信号にジッター
が発生し、これが画質を低下させるひとつの原因となつ
ている。
これを防止するためＢＢＤ又はＣＣＤのごとき可変遅延
素子を使用して信号の遅延量を制御するジッター補正器
が既に提案されている。そのひとつは１９７６年テレビ
ジョン学会全国大会で発表された「ＣＣＤによるジッタ
ー補正器」（論文番号５−１１、ｐｐ。９７−９８）で
あるが、この方式の適用はビデオ信号が単一チャネルの
みから成る場合に限定され、ビデオ信号が複数チャネル
に分割されている場合には適用することが出来ない。
素子を使用して信号の遅延量を制御するジッター補正器
が既に提案されている。そのひとつは１９７６年テレビ
ジョン学会全国大会で発表された「ＣＣＤによるジッタ
ー補正器」（論文番号５−１１、ｐｐ。９７−９８）で
あるが、この方式の適用はビデオ信号が単一チャネルの
みから成る場合に限定され、ビデオ信号が複数チャネル
に分割されている場合には適用することが出来ない。
一方米国特許２８９２８８６号にはビデオ信号が複数チ
ャネルに分割されている場合の各チャネルの信号の時間
軸を等化する方式が提案されている。この方式は各チャ
ネル毎に可変遅延素子と位相検出器を有する位相ロック
ループをもうけ、該位相検出器に基準入力として予め定
められたひとつの位相ロックループの出力を印加する。
この方式の欠点は基準信号が位相ロックループの出力か
らとられるので固定的な時間差の補正が不可能な点にあ
る。従つて本発明は従来の技術の上記欠点を改善するも
ので、その目的は、複数チャネルに適用可能でかつ向定
的時聞差の補正が可能な時間軸等化器を提供することに
ある。この目的を達成するための本発明の特徴は、各チ
ヤネルが可変遅延素子と該可変遅延素子を制御する位相
検出回路とをふくむ位相ロツクループを有し、該位相検
出回路に印加される基準信号が、ひとつの位相ロツクル
ープの入力部からフライホイール発振器を介して与えら
れることにある。以下図面により詳細に説明する。第１
図は本発明の適用されるビデオテープレコーダのプロツ
クダイヤグラムをしめし、１はアダマール変換回路、２
は磁気テープ、３は時間軸等化器、４はアダマール逆変
換回路で１と４の構成は通常同じである。
ャネルに分割されている場合の各チャネルの信号の時間
軸を等化する方式が提案されている。この方式は各チャ
ネル毎に可変遅延素子と位相検出器を有する位相ロック
ループをもうけ、該位相検出器に基準入力として予め定
められたひとつの位相ロックループの出力を印加する。
この方式の欠点は基準信号が位相ロックループの出力か
らとられるので固定的な時間差の補正が不可能な点にあ
る。従つて本発明は従来の技術の上記欠点を改善するも
ので、その目的は、複数チャネルに適用可能でかつ向定
的時聞差の補正が可能な時間軸等化器を提供することに
ある。この目的を達成するための本発明の特徴は、各チ
ヤネルが可変遅延素子と該可変遅延素子を制御する位相
検出回路とをふくむ位相ロツクループを有し、該位相検
出回路に印加される基準信号が、ひとつの位相ロツクル
ープの入力部からフライホイール発振器を介して与えら
れることにある。以下図面により詳細に説明する。第１
図は本発明の適用されるビデオテープレコーダのプロツ
クダイヤグラムをしめし、１はアダマール変換回路、２
は磁気テープ、３は時間軸等化器、４はアダマール逆変
換回路で１と４の構成は通常同じである。
ビデオ信号は時系列信号として入力端子１Ｎに印加され
、アダマール変換回路１により複数チヤネル（実施例で
は４チヤネノリに分割され出力（Ｙｌ，ｙ２，，３，，
４）が得られる。この出力は複数の磁気ヘツド（Ｈｌ，
Ｈ２，Ｈ３，Ｈ４）により磁気テープ２に記録される。
再生時には磁気テープ２の情報が磁気ヘツド（Ｈ１′，
Ｈ蚤，Ｈ′３，Ｈ４）により読み取られて出力（ｙ１″
，Ｙ２′，Ｙ３′，ｙｌ）が得られる。これらの出力（
ｙ１′，Ｙ２′，Ｙ３′，Ｙ４′）はビデオテープレコ
ーダの機械的動作の不均一さのためにジツタ一を有する
ので、時間軸等化器３により時間軸の補正を行ない、補
正された出力信号（Ｚｌ，Ｚ２，Ｚ３，Ｚ４）がアダマ
ール逆変換回路４に印加され、その出力に時系列ビデオ
信号が得られる。なおアダマール変換回路を使用したビ
デオテープレコーダについては特願昭４９−９６３０２
他に詳しく説明されているので、ここではこれ以上言及
しない。第２図は本発明による時間軸等化器３のプロツ
クダイヤグラムで、４チヤネルの場合を図示する。
、アダマール変換回路１により複数チヤネル（実施例で
は４チヤネノリに分割され出力（Ｙｌ，ｙ２，，３，，
４）が得られる。この出力は複数の磁気ヘツド（Ｈｌ，
Ｈ２，Ｈ３，Ｈ４）により磁気テープ２に記録される。
再生時には磁気テープ２の情報が磁気ヘツド（Ｈ１′，
Ｈ蚤，Ｈ′３，Ｈ４）により読み取られて出力（ｙ１″
，Ｙ２′，Ｙ３′，ｙｌ）が得られる。これらの出力（
ｙ１′，Ｙ２′，Ｙ３′，Ｙ４′）はビデオテープレコ
ーダの機械的動作の不均一さのためにジツタ一を有する
ので、時間軸等化器３により時間軸の補正を行ない、補
正された出力信号（Ｚｌ，Ｚ２，Ｚ３，Ｚ４）がアダマ
ール逆変換回路４に印加され、その出力に時系列ビデオ
信号が得られる。なおアダマール変換回路を使用したビ
デオテープレコーダについては特願昭４９−９６３０２
他に詳しく説明されているので、ここではこれ以上言及
しない。第２図は本発明による時間軸等化器３のプロツ
クダイヤグラムで、４チヤネルの場合を図示する。
ここで３ａ，３ｂ，３ｃ，３ｄは各チヤネル毎にもうけ
られる位相ロツクループで、各々、周波数制御形可変遅
延素子４、ローパスフイルタ５、バツフア６、ドライバ
７、位相検出回路８及び制御発振器９を有する。位相検
出回路８の一方の入力ａには可変遅延素子４の出力が印
加され、他方の入力ｂにはフライホイール発振器１０の
出力が印加される。位相検出回路８の出力により制御発
振器９の発振周波数が制御され、該発振周波数がドライ
バ７を介して可変遅延素子４に印加され、その遅延時間
が制御される。従つて可変遅延素子４の遅延時間は、位
相検出回路８の出力がＯになるごとく制御されることは
明らかである。可変遅延素子としてはＢＢＤ又はＣＣＤ
のごとき半導体が使用される。可変遅延素子４の出力か
らは、口ーパスフイルタ５とバツフア６を介して等化さ
れた出力（Ｚｌ，Ｚ２，Ｚ３，Ｚ４）が得られる。一方
フライホイール発振器１０の入力線１１は、時間軸等化
器３の入力（ｙ１゛，Ｙ２″，Ｙ３″，Ｙ４″）のひと
つであるｙ１′に結合される。フライホイール発振器１
０の入力線１１が位相ロツクループ（３ａ，３ｂ，３ｃ
，３ｄ）の入力部に結合されることは本発明の特徴のひ
とつである。フライホイール発振器１０は入力周波数に
慣性をもつて追ずいする発振器で、第２図の構成では、
信号ｙ１′の周波数の時間的平均値が安定化されて出力
される。
られる位相ロツクループで、各々、周波数制御形可変遅
延素子４、ローパスフイルタ５、バツフア６、ドライバ
７、位相検出回路８及び制御発振器９を有する。位相検
出回路８の一方の入力ａには可変遅延素子４の出力が印
加され、他方の入力ｂにはフライホイール発振器１０の
出力が印加される。位相検出回路８の出力により制御発
振器９の発振周波数が制御され、該発振周波数がドライ
バ７を介して可変遅延素子４に印加され、その遅延時間
が制御される。従つて可変遅延素子４の遅延時間は、位
相検出回路８の出力がＯになるごとく制御されることは
明らかである。可変遅延素子としてはＢＢＤ又はＣＣＤ
のごとき半導体が使用される。可変遅延素子４の出力か
らは、口ーパスフイルタ５とバツフア６を介して等化さ
れた出力（Ｚｌ，Ｚ２，Ｚ３，Ｚ４）が得られる。一方
フライホイール発振器１０の入力線１１は、時間軸等化
器３の入力（ｙ１゛，Ｙ２″，Ｙ３″，Ｙ４″）のひと
つであるｙ１′に結合される。フライホイール発振器１
０の入力線１１が位相ロツクループ（３ａ，３ｂ，３ｃ
，３ｄ）の入力部に結合されることは本発明の特徴のひ
とつである。フライホイール発振器１０は入力周波数に
慣性をもつて追ずいする発振器で、第２図の構成では、
信号ｙ１′の周波数の時間的平均値が安定化されて出力
される。
従つてフライホイール発振器１０の出力からは信号ｙ１
′のジツタ一は除去されている。フライホイール発振器
１０により安定化された信号が各位相ロツクループ（３
ａ，３ｂ，３ｃ，３ｄ）の位相検出回路８に基準信号と
して印加される結果、各位相ロツクループ（３ａ，３ｂ
，３ｃ，３ｄ）はこの基準信号により時間軸の等化され
た信号（Ｚｌ，Ｚ２，Ｚ３，Ｚ４）を出力することは明
らかである。上記回路の実験例として、可変遅延素子に
フエアチヤイルド社製（ＣＣＤ−３１１），２６０段の
ものを使用し、のこぎり状波型の位相検出回路を使用し
て、静的補正範囲＋１６〜−３２μＳ１吸収ジツタ周波
数１００Ｈｚ〜１ｋＨｚ１補正量２０ｄＢ，Ｓ／Ｎ３５
ｄＢを得た。
′のジツタ一は除去されている。フライホイール発振器
１０により安定化された信号が各位相ロツクループ（３
ａ，３ｂ，３ｃ，３ｄ）の位相検出回路８に基準信号と
して印加される結果、各位相ロツクループ（３ａ，３ｂ
，３ｃ，３ｄ）はこの基準信号により時間軸の等化され
た信号（Ｚｌ，Ｚ２，Ｚ３，Ｚ４）を出力することは明
らかである。上記回路の実験例として、可変遅延素子に
フエアチヤイルド社製（ＣＣＤ−３１１），２６０段の
ものを使用し、のこぎり状波型の位相検出回路を使用し
て、静的補正範囲＋１６〜−３２μＳ１吸収ジツタ周波
数１００Ｈｚ〜１ｋＨｚ１補正量２０ｄＢ，Ｓ／Ｎ３５
ｄＢを得た。
以上実施例により詳しく説明したごとく、チヤネル毎に
もうけられる位相ロツクループと、該位相ロツクループ
に基準信号を与えるためのフライホイール発振器と、位
相ロツクループの入力部の信号のフライホイール発振器
への印加とにより、複数チヤネルに分割された信号の時
間軸の等化が固定的ジツタの除去もふくめて完全に行わ
れる。
もうけられる位相ロツクループと、該位相ロツクループ
に基準信号を与えるためのフライホイール発振器と、位
相ロツクループの入力部の信号のフライホイール発振器
への印加とにより、複数チヤネルに分割された信号の時
間軸の等化が固定的ジツタの除去もふくめて完全に行わ
れる。
本発明の適用例としては、ビデオテープレコーダの再生
系を例示したが、これ以外にも一般の複数チヤネルの時
間軸等化に適用出来ることはいうまでもない。なおチヤ
ネル数は４の場合を例示したが、本発明は任意のチヤネ
ル数の場合に適用可能なことはいうまでもない。又本時
間軸等化器を制御するために入力信号に特別の制御信号
をもたせることも可能である。
系を例示したが、これ以外にも一般の複数チヤネルの時
間軸等化に適用出来ることはいうまでもない。なおチヤ
ネル数は４の場合を例示したが、本発明は任意のチヤネ
ル数の場合に適用可能なことはいうまでもない。又本時
間軸等化器を制御するために入力信号に特別の制御信号
をもたせることも可能である。
第１図は本発明による時間軸等化器が適用されるビデオ
テープレコーダのプロツクダイヤグラムの例、第２図は
本発明による時間軸等化器の１実施例のプロツクダイヤ
グラムである。 １：アダマール変換回路、２；磁気テープ、３；時間軸
等化器、４；アダマール逆変換回路、３ａ，３ｂ，３ｃ
，３ｄ；位相ロツクループ、４：可変遅延素子、５；ロ
ーパスフイルタ、６；バツフア、７；ドライバ、８；位
相検出回路、９；制御発振器、１０；フライホイール発
振器。
テープレコーダのプロツクダイヤグラムの例、第２図は
本発明による時間軸等化器の１実施例のプロツクダイヤ
グラムである。 １：アダマール変換回路、２；磁気テープ、３；時間軸
等化器、４；アダマール逆変換回路、３ａ，３ｂ，３ｃ
，３ｄ；位相ロツクループ、４：可変遅延素子、５；ロ
ーパスフイルタ、６；バツフア、７；ドライバ、８；位
相検出回路、９；制御発振器、１０；フライホイール発
振器。
Claims (1)
- 【特許請求の範囲】 １ 複数チャネルに分割された相互に関連のある信号の
時間軸をあわせる時間軸等化器において、各チャネルが
、周波数制御形可変遅延素子と、該遅延素子の出力と基
準信号との位相差を検出し該位相差に従つて前記可変遅
延素子を制御する位相検出回路とを有する位相ロックル
ープを有し、あらかじめ定められたひとつの位相ロック
ループの入力部に結合する基準信号回路により各チャネ
ルの前記基準信号が提供されることを特徴とする時間軸
等化器。 ２ 特許請求の範囲第１項の基準信号回路がフライホイ
ール発振器である時間軸等化器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51157525A JPS5942364B2 (ja) | 1976-12-28 | 1976-12-28 | 時間軸等化器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51157525A JPS5942364B2 (ja) | 1976-12-28 | 1976-12-28 | 時間軸等化器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5382221A JPS5382221A (en) | 1978-07-20 |
| JPS5942364B2 true JPS5942364B2 (ja) | 1984-10-15 |
Family
ID=15651565
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51157525A Expired JPS5942364B2 (ja) | 1976-12-28 | 1976-12-28 | 時間軸等化器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5942364B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0247472U (ja) * | 1988-09-28 | 1990-03-30 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55107388A (en) * | 1979-02-13 | 1980-08-18 | Olympus Optical Co Ltd | Synchronizing signal separation system |
| JPH0762940B2 (ja) * | 1984-08-29 | 1995-07-05 | キヤノン株式会社 | 再生装置 |
| JPS6161270A (ja) * | 1984-09-03 | 1986-03-29 | Canon Inc | 広帯域信号記録再生装置 |
-
1976
- 1976-12-28 JP JP51157525A patent/JPS5942364B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0247472U (ja) * | 1988-09-28 | 1990-03-30 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5382221A (en) | 1978-07-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5942364B2 (ja) | 時間軸等化器 | |
| JPS6115506B2 (ja) | ||
| JPS5850075B2 (ja) | ビデオ信号の時間軸等化方式 | |
| JP3038932B2 (ja) | クランプ装置 | |
| WO1986003920A1 (fr) | Appareil magnetique d'enregistrement et de reproduction | |
| JPS5811689B2 (ja) | ビデオ信号の時間軸等化方式 | |
| JPH0578995B2 (ja) | ||
| JPS6027468B2 (ja) | 時間軸制御方式 | |
| JPH04123585A (ja) | 記録再生装置 | |
| JPS5855718B2 (ja) | 時間軸補正装置 | |
| JPS61274479A (ja) | ビデオ信号処理装置 | |
| JPS5922494A (ja) | ゲ−ト信号発生装置 | |
| JP2649917B2 (ja) | 回転ヘツド型再生装置 | |
| JPS60160276A (ja) | 映像信号処理装置 | |
| JP2586364B2 (ja) | ディジタル信号磁気記録再生装置 | |
| JPS5849073B2 (ja) | 時間軸変動補正装置 | |
| JP2707611B2 (ja) | 回転ヘッド型記録装置 | |
| JPS5941635B2 (ja) | ジツタ補正装置 | |
| JPH04368083A (ja) | 映像信号処理装置 | |
| JPS62239684A (ja) | 磁気記録再生装置 | |
| JPS594275A (ja) | ライン同期回路 | |
| JPS62249593A (ja) | 時間軸補正装置 | |
| JPH0484581A (ja) | 磁気記録再生装置 | |
| JPS6230486A (ja) | 再生装置 | |
| JPS6232784A (ja) | ビデオテ−プレコ−ダにおける時間軸変動補正方式 |