JPH01132160A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH01132160A JPH01132160A JP62289365A JP28936587A JPH01132160A JP H01132160 A JPH01132160 A JP H01132160A JP 62289365 A JP62289365 A JP 62289365A JP 28936587 A JP28936587 A JP 28936587A JP H01132160 A JPH01132160 A JP H01132160A
- Authority
- JP
- Japan
- Prior art keywords
- gaas
- type
- layer
- yas
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置に係り、特に信頼性に優れた半導
体装置に関する。
体装置に関する。
従来、ＧａＡｓ／ＡＱＧａＡｓ Ｐｎｐ型へテロ接合バ
イポーラトランジスタのエミッタ電極には１例えばアプ
ライド フィジックス レター４６巻３０２頁（１９８
５） （Ａｐｐｌ、 Ｐｈｙｓ、 Ｌｅｔｔ、 ４６．
３０２ （１９８５） ）に記載されているように、Ａ
ｕＺｎ系などの材料が用いられていた。その主たる理由
は、ＦＥＴにおいてはｎチャンネルＦＥＴが、バイポー
ラトランジスタの場合にはｎｐｎ型がそれぞれ主流であ
ったことによる。
イポーラトランジスタのエミッタ電極には１例えばアプ
ライド フィジックス レター４６巻３０２頁（１９８
５） （Ａｐｐｌ、 Ｐｈｙｓ、 Ｌｅｔｔ、 ４６．
３０２ （１９８５） ）に記載されているように、Ａ
ｕＺｎ系などの材料が用いられていた。その主たる理由
は、ＦＥＴにおいてはｎチャンネルＦＥＴが、バイポー
ラトランジスタの場合にはｎｐｎ型がそれぞれ主流であ
ったことによる。
上記従来技術は、Ｐｎｐ型バイポーラトランジスタ等の
電子デバイス特有のｐ型電極の問題については配慮され
ておらず、Ｚｎ等の金属がＧａＡｓ中に非常に深く拡散
し、ｐｎ接合が劣化するという問題があった。電子デバ
イスではＰ型層を２００〜３００＋ｍ程度の厚さにする
ことが望ましく、半導体レーザの様に２〜３ｔ１ｍと厚
くできないのでｐ−ｒＬ接合を劣化させるのである。
電子デバイス特有のｐ型電極の問題については配慮され
ておらず、Ｚｎ等の金属がＧａＡｓ中に非常に深く拡散
し、ｐｎ接合が劣化するという問題があった。電子デバ
イスではＰ型層を２００〜３００＋ｍ程度の厚さにする
ことが望ましく、半導体レーザの様に２〜３ｔ１ｍと厚
くできないのでｐ−ｒＬ接合を劣化させるのである。
例えばＰｎｐ型二型光次元電子ガスロ接合バイポーラト
ランジスタ（特願昭６１−４０２４に記載、以下２ＤＥ
Ｇ−ＨＢＴと略す）においては、二次元電子ガスの適正
な形式が不可欠である。すなわち、Ｇ ａ Ａ ｓの高
い移動度を有し、急峻なヘテロ接合が保存されているこ
とが必要である。
ランジスタ（特願昭６１−４０２４に記載、以下２ＤＥ
Ｇ−ＨＢＴと略す）においては、二次元電子ガスの適正
な形式が不可欠である。すなわち、Ｇ ａ Ａ ｓの高
い移動度を有し、急峻なヘテロ接合が保存されているこ
とが必要である。
ところが、従来ｐ型ＧａＡｓへのオーミック電極として
用いられているＡ ｕ Ｚ ｎ系電極は、アロイを用い
てオーミック接触を形成することに特徴があるが、Ｚｎ
がＧ ａ Ａ ｓ中を非常に深く拡散する傾向にあり、
ｐｎ接合が劣化することが見出された。
用いられているＡ ｕ Ｚ ｎ系電極は、アロイを用い
てオーミック接触を形成することに特徴があるが、Ｚｎ
がＧ ａ Ａ ｓ中を非常に深く拡散する傾向にあり、
ｐｎ接合が劣化することが見出された。
このＺｎの拡散は１／１１１１にも達する場合がある。
特に表面保護膜ＣＶＤ５ｉＯ，形成時や配線工程に伴う
絶縁膜形成時にオーミック特性（比接触抵抗ρＣ）の劣
化が見られた。
絶縁膜形成時にオーミック特性（比接触抵抗ρＣ）の劣
化が見られた。
この劣化現象は、Ｚｎの拡散によるもので、ｐｎ接合特
性の劣化及びオーミック特性ρＣの劣化という問題から
、このような半導体装置を集積回路に適用する場合に信
頼性の面から大きな問題があった。
性の劣化及びオーミック特性ρＣの劣化という問題から
、このような半導体装置を集積回路に適用する場合に信
頼性の面から大きな問題があった。
また、エミッタ寸法の微細化に伴い、エミッタ抵抗の低
減は望ましいことである。比接触抵抗ρＣは１０−’Ω
ｄを越えると、大コレクタ電流領域でエミッタ抵抗が支
配的になり、電流増幅率、カットオフ周波数の劣化が表
面化してくる。
減は望ましいことである。比接触抵抗ρＣは１０−’Ω
ｄを越えると、大コレクタ電流領域でエミッタ抵抗が支
配的になり、電流増幅率、カットオフ周波数の劣化が表
面化してくる。
本発明の目的は、信頼性に優れたｐ型ＧａＡｓ層又はｐ
型Ａｌ１ｘＧａ、−１（Ａｓ層を有する半導体装置を提
供することにある。
型Ａｌ１ｘＧａ、−１（Ａｓ層を有する半導体装置を提
供することにある。
上記目的は、ｐ型ＧａＡｓ又はｐ型ＭＸＧａｌ−ｘＡｓ
層上にｐ＋＋ＧａＡｓ又はｐ”＋Ｉｎ、Ｇａ、−、Ａｓ
層を配置し、該ｐ＋＋ＧａＡｓ又はｐ”＋Ｉｎ、Ｇａ１
−、Ａｓ層の上に非アロイ型の金属層を配置し両者をト
ンネル接合によりオーミック接触することを特徴とする
半導体装置によって達成される。
層上にｐ＋＋ＧａＡｓ又はｐ”＋Ｉｎ、Ｇａ、−、Ａｓ
層を配置し、該ｐ＋＋ＧａＡｓ又はｐ”＋Ｉｎ、Ｇａ１
−、Ａｓ層の上に非アロイ型の金属層を配置し両者をト
ンネル接合によりオーミック接触することを特徴とする
半導体装置によって達成される。
トンネル接合によりオーミック接触をとるためには、例
えば上記ｐ＋＋ＧａＡｓ層が約５Ｘ１０”ａ＋＋−’以
上のｐ型不純物を含有するか、ｐ ” Ｉ ｎｙＧａｌ
−ｙＡｓ層が約ｌＸｌ０’″Ｃ！１−”以上のｐ型不純
物を含有することが好ましい、このような場合、比接触
抵抗ρＣがｔｏ−’Ωｄ以下になり、トンネル接合が形
成される。またｐ ” Ｉ ｎｙＧａｌ−ｙＡｓ層は、
ｐ型ＧａＡｓ又はｐ型Ａｌｌ ＸＧ ａ １− Ｘ Ａ
８層に近い側はｙの値を小にし、逆の側はｙの値が大
になるよう組成を傾斜化することが好ましい。
えば上記ｐ＋＋ＧａＡｓ層が約５Ｘ１０”ａ＋＋−’以
上のｐ型不純物を含有するか、ｐ ” Ｉ ｎｙＧａｌ
−ｙＡｓ層が約ｌＸｌ０’″Ｃ！１−”以上のｐ型不純
物を含有することが好ましい、このような場合、比接触
抵抗ρＣがｔｏ−’Ωｄ以下になり、トンネル接合が形
成される。またｐ ” Ｉ ｎｙＧａｌ−ｙＡｓ層は、
ｐ型ＧａＡｓ又はｐ型Ａｌｌ ＸＧ ａ １− Ｘ Ａ
８層に近い側はｙの値を小にし、逆の側はｙの値が大
になるよう組成を傾斜化することが好ましい。
非アロイ型の金属としては、Ｔｉ／Ｐｔ／Ａｕ、Ｍｏ／
Ａｕ、Ｗ、ＷＳｉ、Ａｎ、ＷＮ、ＷＡＱ等を用いること
ができる。特にＷＳｉ、ＷＡＱ、ＷＮ、Ｗ等は加工性に
優れるためドライエツチング法を用いてエミッタ電極と
エミッタの寸法を同一にできるのでこれらの金属を用い
ることが好ましい。これは集積回路を形成する場合に特
に有効である。
Ａｕ、Ｗ、ＷＳｉ、Ａｎ、ＷＮ、ＷＡＱ等を用いること
ができる。特にＷＳｉ、ＷＡＱ、ＷＮ、Ｗ等は加工性に
優れるためドライエツチング法を用いてエミッタ電極と
エミッタの寸法を同一にできるのでこれらの金属を用い
ることが好ましい。これは集積回路を形成する場合に特
に有効である。
これについて第１図を用いて説明する。第１図（ａ）（
ｂ）は、本発明の概略を示す半導体装置の要部断面図で
ある。第１図（ａ）において、７１は通常エミッタ領域
につながるｐ型ＧａＡｓ層（又はｐ型１ｎ、Ｇａ１−ｙ
Ａｓ層）、７０は５Ｘ１０”Ω１−１程度のｐ型不純物
を含有するｐ＋＋ＧａＡｓ層（又は１ｘ ｔ ｏ １９
ΩＧＷ−’程度のｐ型不純物を含有するｐ＋＋Ｉｎ、Ｇ
ａニー、Ａｓ層、この場合前記の如くその下層はｐ型Ｇ
ａＡｓ層７１につながる組成であり、ｙの値を変化させ
て組成が傾斜していることが好ましい）、６０は非アロ
イ型の金属であってＴｉ／Ｐｔ／Ａｕ、Ｍｏ／Ａｕ等の
材料である。このような構造は通常のりフトオフ法によ
って形成することができる。
ｂ）は、本発明の概略を示す半導体装置の要部断面図で
ある。第１図（ａ）において、７１は通常エミッタ領域
につながるｐ型ＧａＡｓ層（又はｐ型１ｎ、Ｇａ１−ｙ
Ａｓ層）、７０は５Ｘ１０”Ω１−１程度のｐ型不純物
を含有するｐ＋＋ＧａＡｓ層（又は１ｘ ｔ ｏ １９
ΩＧＷ−’程度のｐ型不純物を含有するｐ＋＋Ｉｎ、Ｇ
ａニー、Ａｓ層、この場合前記の如くその下層はｐ型Ｇ
ａＡｓ層７１につながる組成であり、ｙの値を変化させ
て組成が傾斜していることが好ましい）、６０は非アロ
イ型の金属であってＴｉ／Ｐｔ／Ａｕ、Ｍｏ／Ａｕ等の
材料である。このような構造は通常のりフトオフ法によ
って形成することができる。
一方、第１図（ｂ）は、非アロイ型の金属としてＷＳｉ
、ＷＭ、Ｗ等の加工性に優れた金属を用いた例で、この
場合この金属をマスクとしてｐ＋＋ＧａＡｓ層７０．ｐ
型ＧａＡｓ層７１をドライエツチングによりエツチング
除去して、図の如き形状とし得る。
、ＷＭ、Ｗ等の加工性に優れた金属を用いた例で、この
場合この金属をマスクとしてｐ＋＋ＧａＡｓ層７０．ｐ
型ＧａＡｓ層７１をドライエツチングによりエツチング
除去して、図の如き形状とし得る。
本発明においては、アロイ型オーミック接触と異なり、
ＧａＡｓ層中に準位を形成する原子の拡散がないので信
頼性の高いオーミック接触が得られる。また同様の理由
により、比接触抵抗ρＣの劣化が少なく、少なくとも１
０−＠Ωｌ程度の値が得られる。
ＧａＡｓ層中に準位を形成する原子の拡散がないので信
頼性の高いオーミック接触が得られる。また同様の理由
により、比接触抵抗ρＣの劣化が少なく、少なくとも１
０−＠Ωｌ程度の値が得られる。
以下１本発明の一実施例を図面を用いて説明する。
実施例 Ｉ
Ｐｎｐｎ型ＧａＡｓＢＴに本発明を用いた例を第２図に
示す。図において、５０はＴｉ （３００人）／Ｐｔ（
３００人） ／ Ａｕ （１５００人）のエミッタ電極
。
示す。図において、５０はＴｉ （３００人）／Ｐｔ（
３００人） ／ Ａｕ （１５００人）のエミッタ電極
。
１７はＢｅをｌＸｌ０”ａｍ−’含有するｐ ＋＋Ｇａ
Ａｓ（１０００人）、１６はＢｅを５Ｘ１０１７ａｎ−
”含有するｐ型ＧａＡｓ （１５００人）、１５は１６
と同濃度のＢｅを含有するｐ型ＡＱＧａＡｓ （１００
０人）、１４はＳｉを４×１０”ｃｍ−’含むｎ型へｌ
ｌＧａＡｓ （２５０人）、１３はアンドープＡＡＧａ
Ａｓ （５０人）、１２はアンドープ（ｐ−）ＧａＡｓ
（１５００人）、１１はＢｅを５ Ｘ １０” ａａ
−”含むｐ＋＋ＧａＡｓ （５０００人）、１０は半絶
縁性Ｇ ａ Ａ ｓ基板である。ベース電極５１、コレ
クター電極５２は通常の仕様で形成される。この様な多
層膜は分子線エピタキシー法（ＭＢＥ）で形成したが、
ＭＯＣＶＤ法で形成してもよい、素子分離はメサ分離に
より行なった。エミッタ電極はＷＳｉ （３５００人）
を被着後、ドライエツチングを用いて形成してもよい。
Ａｓ（１０００人）、１６はＢｅを５Ｘ１０１７ａｎ−
”含有するｐ型ＧａＡｓ （１５００人）、１５は１６
と同濃度のＢｅを含有するｐ型ＡＱＧａＡｓ （１００
０人）、１４はＳｉを４×１０”ｃｍ−’含むｎ型へｌ
ｌＧａＡｓ （２５０人）、１３はアンドープＡＡＧａ
Ａｓ （５０人）、１２はアンドープ（ｐ−）ＧａＡｓ
（１５００人）、１１はＢｅを５ Ｘ １０” ａａ
−”含むｐ＋＋ＧａＡｓ （５０００人）、１０は半絶
縁性Ｇ ａ Ａ ｓ基板である。ベース電極５１、コレ
クター電極５２は通常の仕様で形成される。この様な多
層膜は分子線エピタキシー法（ＭＢＥ）で形成したが、
ＭＯＣＶＤ法で形成してもよい、素子分離はメサ分離に
より行なった。エミッタ電極はＷＳｉ （３５００人）
を被着後、ドライエツチングを用いて形成してもよい。
この半導体素子は、ｐｎ接合の劣化を防ぎ、比接触抵抗
ρＣを１０−６Ωｄ以下にできた。
ρＣを１０−６Ωｄ以下にできた。
なお１本実施例では、１７としてｐ＋＋ＧａＡｓを用い
たがｐ＋＋工ｎｙＧａ１−アＡｓを用いることもできる
。
たがｐ＋＋工ｎｙＧａ１−アＡｓを用いることもできる
。
実施例 ２
通常のＰｎｐ型ＨＢＴに本発明を用いた実施例を第３図
に示す。
に示す。
５０はＭｏ （１５００人） ／ Ａｕ （１５００人
）のエミッタ電極、２１はＭｇを５Ｘ１０”ＣＩｌ＋−
”含むｐ ＋ ＋ 工ｎアＧａ□−ｙＡｓ （０，５≦
ｙ≦Ｏで層の下でｙの値が小ざく１層の上でｙの値が大
きくなるように傾斜している。１５００人）、２０はＭ
ｇを６ Ｘ １０１７ａｎ−３含むｐ型ＧａＡｓ （１
０００人）、１９はＭｇを６Ｘ１０”ａｎ−’含むｐ型
ＡＱｘＧａ１−ｘＡｓ （Ｘ ＝０．４５．１０００人
）、１８はベース層でＳｉを４Ｘ１０”″（ｎ−’含む
ｎ型ＧａＡｓ（１０００人） 、１２’はＭｇを２ Ｘ
１０” ａｍ−’含むコレフタル型ＧａＡｓ （３０
００人）、１１はコレクタ層でＭｇを５Ｘ１０”ａｓ−
’含むｐ＋＋ＧａＡｓ （３０００人）、１ｏは半絶縁
性ＧａＡｓ基板である。ベース電極５１、コレクタ電極
５２は通常の方法で形成する。これらの多層膜も実施例
１と同様にＭＢＥ法又はＭＯＣＶＤ法で形成する。実施
例２の効果も、実施例１と同様であった。
）のエミッタ電極、２１はＭｇを５Ｘ１０”ＣＩｌ＋−
”含むｐ ＋ ＋ 工ｎアＧａ□−ｙＡｓ （０，５≦
ｙ≦Ｏで層の下でｙの値が小ざく１層の上でｙの値が大
きくなるように傾斜している。１５００人）、２０はＭ
ｇを６ Ｘ １０１７ａｎ−３含むｐ型ＧａＡｓ （１
０００人）、１９はＭｇを６Ｘ１０”ａｎ−’含むｐ型
ＡＱｘＧａ１−ｘＡｓ （Ｘ ＝０．４５．１０００人
）、１８はベース層でＳｉを４Ｘ１０”″（ｎ−’含む
ｎ型ＧａＡｓ（１０００人） 、１２’はＭｇを２ Ｘ
１０” ａｍ−’含むコレフタル型ＧａＡｓ （３０
００人）、１１はコレクタ層でＭｇを５Ｘ１０”ａｓ−
’含むｐ＋＋ＧａＡｓ （３０００人）、１ｏは半絶縁
性ＧａＡｓ基板である。ベース電極５１、コレクタ電極
５２は通常の方法で形成する。これらの多層膜も実施例
１と同様にＭＢＥ法又はＭＯＣＶＤ法で形成する。実施
例２の効果も、実施例１と同様であった。
なお、これらの実施例では、エミッタ領域が表面側に形
成されている場合の例を説明したが、コレクタ層が表面
側に形成されるコレクタトップ構造の場合にも、コレク
タ電極の形成に本発明を適用することは有効である。す
なわち、コレクタ層の下側にｎ層であるベース層が存在
し、コレクタベースのｐｎ接合の劣化・の問題、コレク
タ抵抗の問題が生じるが、この場合も本発明を適用する
ことで問題を解決できる。
成されている場合の例を説明したが、コレクタ層が表面
側に形成されるコレクタトップ構造の場合にも、コレク
タ電極の形成に本発明を適用することは有効である。す
なわち、コレクタ層の下側にｎ層であるベース層が存在
し、コレクタベースのｐｎ接合の劣化・の問題、コレク
タ抵抗の問題が生じるが、この場合も本発明を適用する
ことで問題を解決できる。
以上の実施例１及び２では、エミッタ電極オーミック形
成のｐ＋＋ＧａＡｓ又はｐ＋＋ＩｎｙＧａ１−、Ａｓの
ｐ型不純物としてＢｅ、Ｍｇを用い、ＭＢＥ法又はＭＯ
ＣＶＤ法によりドープした。しかしガスソースＭＢＥ
（ＭＯ−ＭＢＥ）法により、有機金属（例えばトリメチ
ルガリウム）をガスソースとすると、Ｃ（カーボン）を
Ｐ型不純物としてドープすることができる。この場合、
大略１０”（！ｍ−’までドーピングでき、８００℃以
上の熱工程を経てもＣが拡散することがない。このよう
にＭＯ−ＭＢＥ法によりｐ＋＋ＧａＡｓ又はｐ ” Ｉ
ｎｙＧａｌ−ｙＡｓ層を形成してもよい。
成のｐ＋＋ＧａＡｓ又はｐ＋＋ＩｎｙＧａ１−、Ａｓの
ｐ型不純物としてＢｅ、Ｍｇを用い、ＭＢＥ法又はＭＯ
ＣＶＤ法によりドープした。しかしガスソースＭＢＥ
（ＭＯ−ＭＢＥ）法により、有機金属（例えばトリメチ
ルガリウム）をガスソースとすると、Ｃ（カーボン）を
Ｐ型不純物としてドープすることができる。この場合、
大略１０”（！ｍ−’までドーピングでき、８００℃以
上の熱工程を経てもＣが拡散することがない。このよう
にＭＯ−ＭＢＥ法によりｐ＋＋ＧａＡｓ又はｐ ” Ｉ
ｎｙＧａｌ−ｙＡｓ層を形成してもよい。
本発明によれば、拡散性の少ない金属と高濃度のｐ＋＋
ＧａＡｓ又はｐ ” Ｉ ｎ、Ｇａ１−、Ａｓの接合を
用いてエミッタ領域にオーミック電極を形成したの−で
、ｐｎ接合の劣化を防ぎ、比接触抵抗ρＣを１Ｏ−６Ω
ｌ以下にできる。
ＧａＡｓ又はｐ ” Ｉ ｎ、Ｇａ１−、Ａｓの接合を
用いてエミッタ領域にオーミック電極を形成したの−で
、ｐｎ接合の劣化を防ぎ、比接触抵抗ρＣを１Ｏ−６Ω
ｌ以下にできる。
第１図は、本発明を説明するための、一実施例の要部断
面図、第２図及び第３図はそれぞれ本発明の一実施例の
半導体装置の断面図である。 ｌＯ・・・半絶縁性ＧａＡｓ基板
面図、第２図及び第３図はそれぞれ本発明の一実施例の
半導体装置の断面図である。 ｌＯ・・・半絶縁性ＧａＡｓ基板
Claims (1)
- 【特許請求の範囲】 １、ｐ型ＧａＡｓ又はｐ型Ａｌ＿ｘＧａ＿１＿−＿ｘＡ
ｓ層上にｐ＾＋＾＋ＧａＡｓ又はｐ＾＋＾＋Ｉｎ＿ｙＧ
ａ＿１＿−＿ｙＡｓ層を配置し、該ｐ＾＋＾＋ＧａＡｓ
又はｐ＾＋＾＋Ｉｎ＿ｙＧａ＿１＿−＿ｙＡｓ層の上に
非アロイ型の金属層を配置し、両者をトンネル接合によ
りオーミック接触することを特徴とする半導体装置。 ２、上記ｐ型ＧａＡｓ又はｐ型Ａｌ＿ｘＧａ＿１＿−＿
ｘＡｓ層はｐｎ接合におけるｐ型領域である特許請求の
範囲第１項記載の半導体装置。 ３、上記ｐ＾＋＾＋ＧａＡｓ又はｐ＾＋＾＋Ｉｎ＿ｙＧ
ａ＿１＿−＿ｙＡｓ層は、ｐ型不純物としてカーボンを
有する層である特許請求の範囲第１項記載の半導体装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62289365A JP2906407B2 (ja) | 1987-11-18 | 1987-11-18 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62289365A JP2906407B2 (ja) | 1987-11-18 | 1987-11-18 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01132160A true JPH01132160A (ja) | 1989-05-24 |
| JP2906407B2 JP2906407B2 (ja) | 1999-06-21 |
Family
ID=17742263
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62289365A Expired - Fee Related JP2906407B2 (ja) | 1987-11-18 | 1987-11-18 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2906407B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5436469A (en) * | 1994-06-15 | 1995-07-25 | Moll; Nicolas J. | Band minima transistor |
| WO2010047281A1 (ja) * | 2008-10-21 | 2010-04-29 | 日本電気株式会社 | バイポーラトランジスタ |
| US8395237B2 (en) | 2008-10-21 | 2013-03-12 | Nec Corporation | Group nitride bipolar transistor |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60160664A (ja) * | 1984-01-31 | 1985-08-22 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS60244065A (ja) * | 1984-05-18 | 1985-12-03 | Fujitsu Ltd | ヘテロ接合バイポ−ラ半導体装置の製造方法 |
| JPS62232122A (ja) * | 1986-04-02 | 1987-10-12 | Toshiba Corp | 半導体装置の製造方法 |
-
1987
- 1987-11-18 JP JP62289365A patent/JP2906407B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60160664A (ja) * | 1984-01-31 | 1985-08-22 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS60244065A (ja) * | 1984-05-18 | 1985-12-03 | Fujitsu Ltd | ヘテロ接合バイポ−ラ半導体装置の製造方法 |
| JPS62232122A (ja) * | 1986-04-02 | 1987-10-12 | Toshiba Corp | 半導体装置の製造方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5436469A (en) * | 1994-06-15 | 1995-07-25 | Moll; Nicolas J. | Band minima transistor |
| WO2010047281A1 (ja) * | 2008-10-21 | 2010-04-29 | 日本電気株式会社 | バイポーラトランジスタ |
| US8395237B2 (en) | 2008-10-21 | 2013-03-12 | Nec Corporation | Group nitride bipolar transistor |
| US8716835B2 (en) | 2008-10-21 | 2014-05-06 | Renesas Electronics Corporation | Bipolar transistor |
| JP5628681B2 (ja) * | 2008-10-21 | 2014-11-19 | ルネサスエレクトロニクス株式会社 | バイポーラトランジスタ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2906407B2 (ja) | 1999-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4959702A (en) | Si-GaP-Si heterojunction bipolar transistor (HBT) on Si substrate | |
| JP2611640B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP3294461B2 (ja) | ヘテロ接合バイポーラトランジスタとその製造方法 | |
| US5631173A (en) | Method for forming collector up heterojunction bipolar transistor having insulative extrinsic emitter | |
| JPH01132160A (ja) | 半導体装置 | |
| US3500141A (en) | Transistor structure | |
| JPS61147577A (ja) | 相補型半導体装置 | |
| CA1237538A (en) | Lateral bipolar transistor | |
| JP2001068726A (ja) | 発光サイリスタ | |
| JP2003318184A (ja) | ヘテロ接合バイポーラトランジスタ及びこれを製造する方法 | |
| Ma et al. | Influence of buffer layer thickness on DC performance of GaAs/AlGaAs heterojunction bipolar transistors grown on silicon substrates | |
| KR100519896B1 (ko) | 고농도로도핑된반도체및그의제조방법 | |
| Zipperian et al. | A gallium phosphide high‐temperature bipolar junction transistor | |
| JPS63200567A (ja) | ヘテロ接合バイポ−ラトランジスタおよびその製造方法 | |
| JP2890729B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
| JP2621854B2 (ja) | 高移動度トランジスタ | |
| JP3255973B2 (ja) | 半導体装置 | |
| JPS59181060A (ja) | 半導体装置 | |
| JP4405060B2 (ja) | ヘテロ接合型バイポーラトランジスタ | |
| JPH0550858B2 (ja) | ||
| JP2695832B2 (ja) | ヘテロ接合型電界効果トランジスタ | |
| Ren et al. | Novel carbon‐doped p‐channel GaAs metal‐semiconductor field‐effect transistor grown by metalorganic molecular beam epitaxy | |
| JP2834172B2 (ja) | 電界効果トランジスタ | |
| JPH11121462A (ja) | 半導体装置及びその製造方法 | |
| JPH0590278A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |