JPH0113227B2 - - Google Patents
Info
- Publication number
- JPH0113227B2 JPH0113227B2 JP54167173A JP16717379A JPH0113227B2 JP H0113227 B2 JPH0113227 B2 JP H0113227B2 JP 54167173 A JP54167173 A JP 54167173A JP 16717379 A JP16717379 A JP 16717379A JP H0113227 B2 JPH0113227 B2 JP H0113227B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- transistor
- circuit
- clamp
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
- H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
Landscapes
- Bipolar Integrated Circuits (AREA)
Description
【発明の詳細な説明】
本発明は半導体集積回路の特にDTL（ダイオー
ド・トランジスタ論理回路）及びTTL（トランジ
スタ・トランジスタ論理回路）の静電破壊防止回
路に関する。
ド・トランジスタ論理回路）及びTTL（トランジ
スタ・トランジスタ論理回路）の静電破壊防止回
路に関する。
従来、この種の論理回路において特に静電破壊
防止回路は用いられておらず外部から入力される
瞬間的な静電気により素子が破壊されるおそれが
生じている。
防止回路は用いられておらず外部から入力される
瞬間的な静電気により素子が破壊されるおそれが
生じている。
外部から到来する静電電圧が接地電源端子（以
下GNDと略す。）に対して入力端子に負の電圧の
場合、入力クランプダイオードにより短絡され入
力回路は保護されるが、GNDに対して入力端子
に正の電圧の場合、入力クランプダイオードでは
保護することが出来ず入力回路は破壊されるおそ
れが生じる。
下GNDと略す。）に対して入力端子に負の電圧の
場合、入力クランプダイオードにより短絡され入
力回路は保護されるが、GNDに対して入力端子
に正の電圧の場合、入力クランプダイオードでは
保護することが出来ず入力回路は破壊されるおそ
れが生じる。
第１図は従来のローパワー・シヨツトキTTL
（トランジスタ・トランジスタ論理回路）の入力
回路を示したものである。
（トランジスタ・トランジスタ論理回路）の入力
回路を示したものである。
GNDと入力端子７の間に入力クランプSBD
（シヨツトキバリアダイオード）４が接続され、
入力ゲートSBD１が入力端子７と位相分割トラ
ンジスタ２のベースとの間に接続され、入力抵抗
３は電源Ｖc.c.との位相分割トランジスタ２のベー
スとの間に接続されて入力ゲート回路を構成して
いる。今、GNDに対して、入力端子７に負の静
電電圧が印加されると入力クランプSBD４によ
り短絡され破壊は起らないが、GNDに対して正
の静電電圧が印加されると入力クランプSBD４、
及び入力ゲートSBD１は逆バイアス状態となり、
高インピーダンス状態であり、入力クランプ
SBD４、及び入力ゲートSBD１が破壊されるお
それが生じる。一般には直流抵抗の小さい入力ク
ランプSBD４に大電流が流れ入力クランプSBD
４が破壊されることが多い。
（シヨツトキバリアダイオード）４が接続され、
入力ゲートSBD１が入力端子７と位相分割トラ
ンジスタ２のベースとの間に接続され、入力抵抗
３は電源Ｖc.c.との位相分割トランジスタ２のベー
スとの間に接続されて入力ゲート回路を構成して
いる。今、GNDに対して、入力端子７に負の静
電電圧が印加されると入力クランプSBD４によ
り短絡され破壊は起らないが、GNDに対して正
の静電電圧が印加されると入力クランプSBD４、
及び入力ゲートSBD１は逆バイアス状態となり、
高インピーダンス状態であり、入力クランプ
SBD４、及び入力ゲートSBD１が破壊されるお
それが生じる。一般には直流抵抗の小さい入力ク
ランプSBD４に大電流が流れ入力クランプSBD
４が破壊されることが多い。
入力クランプSBD４は本来外部から入力され
る静電気から入力回路を保護することを目的とし
たものでなく半導体ゲート間の不整合結合によつ
て発生する反射波についてその負の振幅をクラン
プするためのものであるが負の静電電圧に対して
も効果的に保護することが出来る。
る静電気から入力回路を保護することを目的とし
たものでなく半導体ゲート間の不整合結合によつ
て発生する反射波についてその負の振幅をクラン
プするためのものであるが負の静電電圧に対して
も効果的に保護することが出来る。
しかし正の静電電圧に対しては何の効果も有し
ていない。
ていない。
従つて本発明の目的はGNDに対し正の静電電
圧に対して効果的な静電破壊防止回路を提供する
ことにある。
圧に対して効果的な静電破壊防止回路を提供する
ことにある。
すなわちシヨツトキクランプされたトランジス
タを入力端子とGND間に接続しシヨツトキバリ
アダイオードのブレークダウン電圧以上の大きな
正の電圧が印加されたとき入力の静電気をトラン
ジスタに吸収せしめ入力回路を保護しようとする
ものである。
タを入力端子とGND間に接続しシヨツトキバリ
アダイオードのブレークダウン電圧以上の大きな
正の電圧が印加されたとき入力の静電気をトラン
ジスタに吸収せしめ入力回路を保護しようとする
ものである。
第２図は本発明の一実施例を示す回路接続図で
ある。第２図は第１図の入力回路にSBDクラン
プされたトランジスタ６がコレクタを入力端子７
に、エミツタをGNDに接続した構成となつてい
る。８は静電破壊防止回路を示す。GNDに対し
て入力端子７に負の電圧が印加された場合は入力
クランプSBD４によつて保護される。一方、
GNDに対して入力端子７に正の電圧が印加され
る場合、その正の電圧がトランジスタ６のベース
―コレクタ間に接続されたクランプSBD５のブ
レークダウン電圧にトランジスタ６のベース・エ
ミツタ間順方向電圧VBEを加えた値を越えると
SBD５を通してトランジスタ６へベース電流が
流れトランジスタ６が導通し静電気を吸収し保護
回路として動作する。
ある。第２図は第１図の入力回路にSBDクラン
プされたトランジスタ６がコレクタを入力端子７
に、エミツタをGNDに接続した構成となつてい
る。８は静電破壊防止回路を示す。GNDに対し
て入力端子７に負の電圧が印加された場合は入力
クランプSBD４によつて保護される。一方、
GNDに対して入力端子７に正の電圧が印加され
る場合、その正の電圧がトランジスタ６のベース
―コレクタ間に接続されたクランプSBD５のブ
レークダウン電圧にトランジスタ６のベース・エ
ミツタ間順方向電圧VBEを加えた値を越えると
SBD５を通してトランジスタ６へベース電流が
流れトランジスタ６が導通し静電気を吸収し保護
回路として動作する。
トランジスタ６のクランプSBD５のブレーク
ダウン電圧が入力クランプSBD４のブレークダ
ウン電圧より小さいとき保護回路として効果的に
働く。SBDはガードリング有り、無しで大きく
ブレークダウン電圧が異りガードリング無しのブ
レークダウン電圧のほうが小さい。入力クランプ
SBD４はガードリング有りとし、トランジスタ
６のクランプSBD５はガードリング無しとする
ことにより、GNDに対し入力端子７に、SBD５
のブレークダウン電圧＋トランジスタ６のVBE以
上の正の電圧が印加されたとき、トランジスタ６
が導通し入力クランプSBD４のブレークダウン
電圧以下におさえることが出来るので入力クラン
プSBD４は保護される。ガードリング無しの
SBDであつてもブレークダウン電圧は約8V以上
あり通常の動作電圧より高いため論理動作には何
ら障害とはならない。
ダウン電圧が入力クランプSBD４のブレークダ
ウン電圧より小さいとき保護回路として効果的に
働く。SBDはガードリング有り、無しで大きく
ブレークダウン電圧が異りガードリング無しのブ
レークダウン電圧のほうが小さい。入力クランプ
SBD４はガードリング有りとし、トランジスタ
６のクランプSBD５はガードリング無しとする
ことにより、GNDに対し入力端子７に、SBD５
のブレークダウン電圧＋トランジスタ６のVBE以
上の正の電圧が印加されたとき、トランジスタ６
が導通し入力クランプSBD４のブレークダウン
電圧以下におさえることが出来るので入力クラン
プSBD４は保護される。ガードリング無しの
SBDであつてもブレークダウン電圧は約8V以上
あり通常の動作電圧より高いため論理動作には何
ら障害とはならない。
以上DTL（ダイオード・トランジスタ論理回
路）入力形式について説明してきたが他の入力回
路形式にも適用することが出来るのはいうまでも
ない。
路）入力形式について説明してきたが他の入力回
路形式にも適用することが出来るのはいうまでも
ない。
第３図は本発明の回路を適用した他の実施例を
示す回路接続図で入力端子７に入力ゲートPNP
トランジスタ１２のベースとスピードアツプ用
SBD１１が接続され、入力ゲートPNPトランジ
スタ１２のエミツタはレベルシフトダイオード１
３を介して位相分割段トランジスタ２のベースに
接続されている。この実施例はこのような論理ゲ
ート回路に静電破壊防止回路８をつけたものであ
り、保護作用は第２図と同様であるから説明は省
略する。
示す回路接続図で入力端子７に入力ゲートPNP
トランジスタ１２のベースとスピードアツプ用
SBD１１が接続され、入力ゲートPNPトランジ
スタ１２のエミツタはレベルシフトダイオード１
３を介して位相分割段トランジスタ２のベースに
接続されている。この実施例はこのような論理ゲ
ート回路に静電破壊防止回路８をつけたものであ
り、保護作用は第２図と同様であるから説明は省
略する。
このように本発明の効果は入力回路形式が異つ
ても同様に得られる。
ても同様に得られる。
第４図は第２図の回路接続図で示した入力回路
部を半導体集積回路で実現した場合の平面図、第
５図はＡ―A′断面図である。１′，４′および
５′はそれぞれSBD１，SBD４およびSBD５のシ
ヨツトキ電極、GND′は接地用アルミニウム配
線、６′はNPNトランジスタ６のエミツタ電極、
７′は入力端子７用のアルミニウム配線、１４は
P-型半導体基板、１５はN+型埋込層、１６はＮ
型エピタキシアル層、１７はSBD４のガードリ
ング領域である。
部を半導体集積回路で実現した場合の平面図、第
５図はＡ―A′断面図である。１′，４′および
５′はそれぞれSBD１，SBD４およびSBD５のシ
ヨツトキ電極、GND′は接地用アルミニウム配
線、６′はNPNトランジスタ６のエミツタ電極、
７′は入力端子７用のアルミニウム配線、１４は
P-型半導体基板、１５はN+型埋込層、１６はＮ
型エピタキシアル層、１７はSBD４のガードリ
ング領域である。
このように本発明回路を構成するトランジスタ
６及びSBD５は従来から用いられている入力ク
ランプSBD４と一体構造として作ることが出来
るためチツプサイズを大きく増加させることなく
作れる。以上述べた通り本発明回路によればほと
んどチツプサイズを増加させることなく静電耐圧
の極めて高い入力回路を提供出来、TTL，DTL
の分野において本発明の効果は非常に大きい。
６及びSBD５は従来から用いられている入力ク
ランプSBD４と一体構造として作ることが出来
るためチツプサイズを大きく増加させることなく
作れる。以上述べた通り本発明回路によればほと
んどチツプサイズを増加させることなく静電耐圧
の極めて高い入力回路を提供出来、TTL，DTL
の分野において本発明の効果は非常に大きい。
第１図は従来のローパワー・シヨツトキTTL
の入力回路部を示す回路接続図、第２図は本発明
の一実施例を示す回路接続図、第３図は本発明の
他の実施例を示す回路接続図、第４図は第２図の
回路を集積回路にした場合の部分平面図、第５図
は第４図のＡ―A′断面図である。 １……入力ゲートSBD、２……位相分割トラ
ンジスタ、３……入力抵抗、４……入力クランプ
SBD、５……トランジスタ６のクランプSBD、
６……保護トランジスタ、７……入力端子、８…
…静電破壊防止回路、１１……スピードアツプ用
SBD、１２……入力ゲートPNPトランジスタ、
１３……レベルシフトダイオード、１′，４′，
５′……シヨツトキ電極、６′，７′……アルミニ
ウム配線、１４……P-型半導体基板、１５……
N+型埋込層、１６……Ｎ型エピタキシヤル層、
１７……Ｐ型ガードリング領域。
の入力回路部を示す回路接続図、第２図は本発明
の一実施例を示す回路接続図、第３図は本発明の
他の実施例を示す回路接続図、第４図は第２図の
回路を集積回路にした場合の部分平面図、第５図
は第４図のＡ―A′断面図である。 １……入力ゲートSBD、２……位相分割トラ
ンジスタ、３……入力抵抗、４……入力クランプ
SBD、５……トランジスタ６のクランプSBD、
６……保護トランジスタ、７……入力端子、８…
…静電破壊防止回路、１１……スピードアツプ用
SBD、１２……入力ゲートPNPトランジスタ、
１３……レベルシフトダイオード、１′，４′，
５′……シヨツトキ電極、６′，７′……アルミニ
ウム配線、１４……P-型半導体基板、１５……
N+型埋込層、１６……Ｎ型エピタキシヤル層、
１７……Ｐ型ガードリング領域。
Claims (1)
- １ 入力ゲートダイオードもしくは入力ゲートト
ランジスタを有する半導体集積回路の静電破壊防
止回路において、前記入力ゲートダイオードもし
くは入力ゲートトランジスタへの入力端子と接地
電源との間に設けられた負入力をクランプする入
力クランプダイオードと、該入力クランプダイオ
ードと並列に設けられ、ベース―コレクタ間をシ
ヨツトキ・クランプされたトランジスタとを有
し、前記シヨツトキ・クランプされたトランジス
タのコレクタを前記入力端子に接続し、エミツタ
を前記接地電源に接続するとともに、前記入力ク
ランプダイオードにはガードリングを設け、前記
シヨツトキ・クランプされたトランジスタのシヨ
ツトキ・ダイオードにはガードリングを設けない
ことを特徴とする静電破壊防止回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16717379A JPS5690553A (en) | 1979-12-21 | 1979-12-21 | Preventive circuit for electrostatic breakdown |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16717379A JPS5690553A (en) | 1979-12-21 | 1979-12-21 | Preventive circuit for electrostatic breakdown |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5690553A JPS5690553A (en) | 1981-07-22 |
| JPH0113227B2 true JPH0113227B2 (ja) | 1989-03-03 |
Family
ID=15844764
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16717379A Granted JPS5690553A (en) | 1979-12-21 | 1979-12-21 | Preventive circuit for electrostatic breakdown |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5690553A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5879749A (ja) * | 1981-11-06 | 1983-05-13 | Nec Corp | 半導体集積回路 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5321838B2 (ja) * | 1973-02-28 | 1978-07-05 | ||
| JPS594662B2 (ja) * | 1976-07-15 | 1984-01-31 | 松下電器産業株式会社 | 超音波プロ−グ位置検出方法および装置 |
| JPS5358777A (en) * | 1976-11-06 | 1978-05-26 | Mitsubishi Electric Corp | Semiconductor device |
-
1979
- 1979-12-21 JP JP16717379A patent/JPS5690553A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5690553A (en) | 1981-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5781389A (en) | Transistor protection circuit | |
| JP3058203U (ja) | ラッチアップのない完全に保護されたｃｍｏｓオンチップｅｓｄ保護回路 | |
| TWI485834B (zh) | 結合靜電放電保護電路及方法 | |
| JPH069018B2 (ja) | 半導体構造 | |
| US11876089B2 (en) | Electrostatic discharge (ESD) protection for CMOS circuits | |
| JPH0662529A (ja) | 静電放電に対する集積回路の保護装置 | |
| US4821096A (en) | Excess energy protection device | |
| JP2003517216A (ja) | 双方向性ｅｓｄダイオード構造体 | |
| US6215135B1 (en) | Integrated circuit provided with ESD protection means | |
| US6385116B2 (en) | Semiconductor integrated device | |
| JPS6248901B2 (ja) | ||
| US5563525A (en) | ESD protection device with FET circuit | |
| JP3459308B2 (ja) | Ｅｓｄ入力保護装置 | |
| JPH0113227B2 (ja) | ||
| JP2723904B2 (ja) | 静電保護素子及び静電保護回路 | |
| JPH04260366A (ja) | 入力保護回路 | |
| JPH0590520A (ja) | 半導体保護装置 | |
| KR100470994B1 (ko) | 반도체장치의정전기보호장치 | |
| JPH0258782B2 (ja) | ||
| JPH04312968A (ja) | Ｃｍｏｓ半導体集積回路装置 | |
| JPS615567A (ja) | 半導体装置 | |
| KR100639221B1 (ko) | 반도체회로용 정전기 보호소자 | |
| JPH08321587A (ja) | 入出力保護回路および保護素子 | |
| JPS6310817A (ja) | 半導体集積回路 | |
| KR0154786B1 (ko) | 고내압 피모스를 이용한 정전기 보호 회로 |