JPH01136366A - 高耐圧半導体装置及びその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は半導体装置に関し、特にフィールド・グレート
構造を有する高耐圧半導体装置及びその製造方法に関す
るものである。

（従来の技術） 従来の高耐圧半導体装置は、例えば文献：ノヤ／＃ニー
ズ　Ｖヤーナル　オツ　アプライド　フィゾックス（Ｊ
、Ｊ、Ａ、Ｐ、　ｖｏｌ　２３．　Ｆ＆ｉ４．　Ａｐｒ
ｉｌ　１９８４　ＰＰ、４１５〜４１９　　「５ｔｒｕ
ｃｔｕａｌ　Ａｎａｌｙｓｉｓ　ａｎｄ　Ｅｘｐｅｒｉ
ｍｅｎｔａｌｃｈａｒａｃｔｅｒｉｓｔｉｃ　ｏｆ　Ｈ
ｌｇｈ　Ｖｏｌｔａｇｅ　Ｂｉｐｏｌａｒ　Ｔｒａｎｓ
ｉｓｔｏｒｓｗｉｔｈ　ａｈａｌｌｗ　ｊｕｎｃｔｉｏ
ｎ　Ｊ　）等に開示されている。

第３図は従来の高耐圧半導体装置の典型的な構造を示し
た断面図である。

第３図（ａ）　において、Ｎ−単結晶Ｓｔ基板１の主表
面側に、アノードとなるＰ中層２及び該Ｎ″″単結晶８
１基板１の電極取出用のいわゆるカンードとなるＮ＋拡
散層３が形成されている。Ｐ＋拡散層２からの金属配線
４は、高い逆バイアス印加時に於ける接合表面近傍の電
界集中を緩和するために、熱ｓｔｏｗ膜５　、　ＣＶＤ
　−８１０，膜６を介しテＮ−単結晶８１基板１上に張
出させた、いわゆるフィールド・グレート構造になって
いる。か＼る構成により高耐圧化を実現している。この
フィールド・グレート構造に於いて、電界強度が高まり
易い所は、第３図（ｂ）　Ｋ示すように接合コーｆ″＆
　、　８１（％段差部７下島。

フィールド肩下Ｅ、の３箇所が考えられ、高耐圧を得る
にはＥ＋　、　Ｅｔ−Ｅｓでの最大電界強度を極力下げ
る必要がある。

一般に＆　、　Ｅｘ　−Ｅｓの電界強度は、Ｎ−単結晶
Ｓｉ基板１の濃度、Ｐ＋拡散層２のｘｊ、（接合曲率）
及び配線金属４下のＳｉｎ、膜の膜厚（ｔｏｘｘ　、　
ｔｏｘｘ　）等に依存する。図中、破線は電界により形
成される空乏層の境界である。

耐圧シミュレーションにより求め九金属配線４下のＳ１
０．膜厚ｔｏ！１　、　ｔ（１３１’！に対するＥ、　
、　Ｅ、　、　Ｅ、部での最大電界依存性は例えば上記
文献にも記載されているように各部での最大電界値を下
げるためには％　Ｅ、部ではｓｉｏ、膜厚ｔＯ！１を薄
くし、龜部では５ｉｆｔ膜の段差量を小さくし、８１部
ではＳｉＯ！＃ｔｏｘ意を厚くする必要がある。この九
め第３図中に符号７で示すＳｔＯ，膜設差部直下の電界
強度龜を考慮に入れながら、熱Ｓ１０．膜５の膜厚は出
来るだけ薄く、ＣＶＤ−８ｉ偽膜６の膜厚は出来るだけ
厚くしている。例えば、アノードとしてのＰ＋拡散層２
の接合深さ５Ｊｍ以下で接合耐圧４００ｖ以上を実現す
る場合、ｔｏｘｌＣ熱ＳｋＯ＠膜５厚〕は０．５〜０．
８μｍ。

ｔｏｆｌＣ熱ｓｔｏｗ膜５厚＋ＣＶＤ−８ｉＯ，膜６厚
〕は２．０〜２．５μｍとしていた。

（発明が解決しようとする問題点） しかしながら、上記構成の装置では、装置を高耐圧性に
するために中間絶、縁膜としてのＳｉ０ｇ膜に段差を設
はフィールドグレード電極下の最大電界値を下げていた
が、Ｓｉｎ、膜による大きな段差により表面の平担度が
著るしく損なわれ、その為その段差部上に設ける金属配
線は段切れが生じ易く、又、逆に段切れを考慮してＳｔ
Ｏ，膜の段差量を小さくするとＳｔＯ，膜厚の低下によ
シ最大電界値が大きくなり電界集中が生じるために耐圧
が低下すると云う問題点があったら又、段切れ防止の為
に金属配ａｆ、必要以上に厚膜化するとよル平担度が損
なわれ、多層配線化する場合に於いて、多層配線化の妨
げとなると云う問題点があった。

本発明は、以上述べたＳｉｎ、膜段差による金属配線の
段切れ及び素子表面の平担度が損なわれる問題点を除去
し、素子耐圧の低下を招くことなく素子表面の平担性を
向上させることができ、高耐圧ＩＣに好適な素子構造を
有する半導体装置及びその製造方法を提供することを目
的とする。

（問題点を解決するための手段） 本発明に係る高耐圧半導体装置は、フィールドグレード
構造の半導体装置において、上部に電極が形成されてい
る絶縁膜を多層化して段差を複数段にしたものである。

本発明に係る高耐圧半導体装置の製造方法は、フィール
ドグレード構造の半導体装置の製造方法において、半導
体基板上の第ｉの絶縁膜上の所望の位置に第２の絶縁膜
を形成して第１の段差を形成し、次に第１の段差を覆う
ように第１の配線電極を設け、次に第２の絶縁膜上に第
３の絶縁膜を形成し、第１の配線電極の端部近、傍上の
部分を除去して第２の段差を形成し、第１の配線電極に
接続されて第２の段差を覆う第２の配線電極を設けるよ
うにしたものである。

（作用） 本発明における高耐圧半導体装置及びその製造方法は、
フィールドグレード構造にし、配線電極下の絶縁膜の段
差を複数段にし、−段当りの段差量を低減することによ
りフィールドグレード電極である配線電極が薄膜化でき
、素子表面の平担化が可能になり、且つ従来構造よりも
高耐圧化できる。

（実施例） 以下、本発明の実施例を図面に基づいて詳細に説明する
。第１図は本発明の一実施例に係る半導体装置の要部を
示し、特に第３図に示し九従来の半導体装置の改良部分
を示し他の部分を図示省略した要部断面図である。同図
において、Ｎ型の単結晶８１基板１１の主表面側にＰ型
不純物拡散層１２及びこのＰＮ接合のうちで上記主表面
に露出している接合部を覆うようにして熱Ｓｉｎ、膜１
３が形成されている。又、そのＰＮ接合部上から少し離
れて熱Ｓ１０．！ＩＩ：ｌ：に形成されテイルＣＶＤ−
８ＩＯ。

膜１４によシ段差部Ａが形成されている。さらに、ＣＣ
ＶＤ−８ｔｏ膜１４上に形成され、多層配線等に用いる
中間絶縁膜１５により段差部Ａの近くに段差部Ｂが形成
されている。熱Ｓｉｎ、膜１３が開孔されたＰ型不純物
拡散層１２の露出部分から金属配線１６が熱Ｓ１へ膜１
３上を通って段差部Ａを覆い、さらＫ　ＣＶＤ　−Ｓｉ
　Ｏｔ膜１４上全通って段革部Ｂを覆い、中間絶縁膜１
５上に位置するように引出され、ＭＯ８構造を構成して
いる。すなわち、本実施例では従来の１段分の段差が段
差部人と同Ｂの２段で構成されているために各段差部Ａ
、Ｈの段差量が従来に比べて十分に小さくされ（例えば
、従来２〜２．５μｍ→本実施例さ０．８μｍ）、平担
化されている。従って、金属配線１６ｉ膜厚が薄膜化（
例えばユ０．１μｍ）されても段差部Ａや同Ｂで段切れ
しない。

金属間ａ１６を介してＰ中型不純物拡散層１２を負にパ
イプ”ス化すればＰ十屋不純物拡散層１２の周りに形成
された空乏層は段差部Ａ、Ｂで階段状に浅くなる。又、
金属配線１６の引出し端部直下の酸化膜の厚さが耐圧に
大きく効いてくるが、段差部Ａ、Ｂと２段にシテ熱５ｌ
ｏｔ膜１３の膜厚＋ＣＶＤ−８ｉｆｔ膜１４の膜厚中中
間絶縁膜１５の膜厚にして十分な厚さに形成されている
。このため、この半導体装置は高耐圧性を有する。

次に高耐圧半導体装置の製造方法を第２図の工程図を参
照して説明する。

先ず、第２図（ａ）　において、Ｎｍの単結晶Ｓｔ基板
２１の主表面側に熱ＳｌＯよ膜等の絶縁膜２２を形成後
、通常のホトリンエツチングによシ絶縁膜２２を部分的
に開口し、該開口部よシＰ盤の不純物を拡散し、ペース
拡散領域２３を形成する。

次に第２図（ｂ）　Ｋ示すように、絶縁膜２２を除去し
た後、単結晶８１基板２１の主表面側に第１の絶縁膜と
して再び例えば５ｏｏｏλ厚の熱８１０１膜等の絶縁膜
２４を形成し、通常のホトエツチングによシ絶縁膜２４
を部分的に開口し、ペース拡散領域２３表面を部分的に
露出させ、又、ペース拡散領域２３から所定距離隔九っ
た単結晶Ｓｔ基板２１表面を部分的に露出させる。これ
らの開口部よシＮ屋不純物を拡散し、ペース拡散領域２
３に囲まれた二ピック拡散領域２５とコレクタ拡散領域
２６を形成する。

次に第２図（ｃ）に示すように、絶縁膜２４上に化学気
相成長法ＣＣＶＤ法）Ｋよシ第２の絶縁膜としてｃｖｎ
−ｓｔｏ、膜２７を生成し、その後通常のホトリンエツ
チング工程によＦ）　ＣＶＤ−８１０，Ｉ［２７を／々
ターニングし、フィールド上所望の位置に段差部Ａを形
成する。この段差部Ａはペース拡散領域２３と単結晶Ｓ
ｔ基板２１との接合部上から少し離れた単結晶Ｓｔ基板
２１上方の位置く形成されている。なお、ｃｖＤ−ｓｔ
ｏ！膜２７の膜厚は第１層金属配線２８の段差部Ａでの
カパレツゾを考慮して、ヮえば、。ｏｏＡヮＴよすう。

次に第２図（ｄ）に示すように、ベース拡散領域２３゜
エミッタ拡散領域２５及びコレクタ拡散領域２６上にホ
トリソエツチング工程によシコンタクト孔を形成した後
、絶縁膜２４及びｃｖｎ−ｓｉｏ、膜２７上の基板主表
面側全面に第１配線用金属を蒸着し、その後・譬ターニ
ングして第１の配線電極としての第１の金属配線２８ｔ
−形成する。このとき第１の金属間８２Ｂは素子表面の
平担性を考慮して、例えば１０，０００λ以下とする。

第１の金属配線２８の内でベース拡散領域２３とコンタ
クトしているフィールドグレード電極は、絶縁膜２４上
から段差部Ａを丁度覆ったＣ　Ｖ　Ｄ　−Ｓ　ｉ　Ｏｘ
膜２７部分上迄形成される。

次に第２図（ｅ）　Ｋ示すように、配線金属間を絶縁す
るために第３の絶縁膜として中間絶縁膜２９ｔ−ＣＶＤ
法により全面に生成する。このとき、中間絶縁膜２９の
膜厚は、十分な配線間耐圧（例えば４００ｖ以上）が得
られるように、例えばｓ　、　ｏｏｏ〜１０．０００λ
とする・その後ベース電極取出しの第１の金属配線２８
の上記フィールドグレード電極端部からその近傍迄をホ
トエツチングにより中間絶縁膜２９部分を除去して開口
する。これにより、段差部Ａの近くに段差部Ｂが形成さ
れる。

次に第２図（ｆ）に示すようＫ、中間絶縁膜２９側全面
に第２配線用金属を蒸着してパターニングすることによ
り上記フィールドグレード電極端の延長部分として第１
の金属配線に接続された第２の金属配線３０を形成し、
この第２の配線電極としての第２の金属配線３０ｔ−ベ
ース電極取出し用の第１の金属配線２８のフィールドグ
レード電極端部に接続し、段差部Ｂを覆ってその近くの
中間絶縁膜２９上に位置させる。その後、全面にパッシ
ベーション膜３１ｆ：生成することにより本発明に係る
高耐圧ＮＰＮ型トランジスタが完成される。

以上の説明では、　ｓｉｏ、膜に段差を有するフィール
ドグレード構造について述べたが、段差のない通常のフ
ィールドグレード金属配線の段切れ対策としても有効で
ある。

また、本実施例ではＮＰＮ型トランソスタ素子を例に挙
げたが、この他フィニルドグレート構造を有する他の高
耐圧半導体装置にも本発明は全て適用可能であシ、上記
実施例と同様の効果を奏する。

（発明の効果） 以上、詳細に説明したように本発明によればフィールド
グレード構造において絶縁膜を多層化して段差を複数段
にし、１つ当シの段差量を低減するようＫしたので、従
来段差部でのステツブ力パレツノを良くするために厚膜
化していた金属配線を薄膜化でき、素子表面の平担化が
可能になる。

又、１段幽りの段差ｔが少なくかつフィールドグレード
の金属配線端部下の膜厚が中間絶縁膜の利用によシ厚膜
化できるので段差部及びフィールドグレード熾直下の電
界強度が緩和でき、従来構造の半導体装置よりも高耐圧
化が期待できる。このことを換言すれば、従来と同等の
耐圧を得る場合に於いて、フィールドグレード長を従来
より短かくできるので素子寸法の縮小も期待できる。

【図面の簡単な説明】

第１図は本発明の一実施例による高耐圧半導体装置の要
部断面図、第２図は本発明の一実施例による高耐圧半導
体装置の工程図、第３図は従来装置の断面図である。 図中、１１・・・Ｎ型単結晶８１基板、１２・・・Ｐ塁
不純物拡散層、１３　・・・熱ＳｉＯ，膜、１４　・・
・ＣＶＤ　−Ｓｔ　Ｏ！膜、１５・・・中間絶縁膜、１
６・・・金属配線、２１・・・単結晶８１基板、２２・
・・絶縁膜、２３・・・ベース拡散領域、２４・・・絶
縁膜、２５・・・エミッタ拡散領域、２６・・・コレク
タ拡散領域、２７・・・ＣＶＤ−８ｌＯ＊膜、２８・・
・第１の金属配線、２９・・・中間絶縁膜、３０・・・
第２の金ＩＲ配ｍ、３　ｔ・・・ノ臂ツシペーション膜
、Ａ、Ｂ・・・段差部。 ０　　　　　　　　　　　　　　シコ　　　　　　　　
　　　　　　リ＼−−１′−

Claims (2)

【特許請求の範囲】
1. （１）半導体基板表面に形成された拡散層に接続された
   電極が、上記半導体基板上に形成されている絶縁膜上に
   配線されるフィールドグレード構造の高耐圧半導体装置
   において、 上記絶縁膜を多層化して段差を複数段にしたことを特徴
   とする高耐圧半導体装置。
2. （２）拡散層が主表面に形成された半導体基板の主表面
   側に第１の絶縁膜を形成する第１工程と、上記第１の絶
   縁膜上の所望の位置に第２の絶縁膜を形成することによ
   り上記拡散層上から離れた位置に第１の段差を形成する
   第２工程と、 上記拡散層にコンタクトし且つ上記第１の段差を覆う第
   １の配線電極を形成する第３工程と、上記第１の配線電
   極及び第２の絶縁膜上に第３の絶縁膜を形成する第４工
   程と、 上記第２の絶縁膜上の第１の配線電極の端部近傍上の第
   ３の絶縁膜部分を除去して第２の段差を形成する第５工
   程と、 上記第１の配線電極に接続され且つ上記第２の段差を覆
   う第２の配線電極を形成する第６工程とを備えた高耐圧
   半導体装置の製造方法。