JPH01137646A - 集積回路 - Google Patents
集積回路Info
- Publication number
- JPH01137646A JPH01137646A JP62295218A JP29521887A JPH01137646A JP H01137646 A JPH01137646 A JP H01137646A JP 62295218 A JP62295218 A JP 62295218A JP 29521887 A JP29521887 A JP 29521887A JP H01137646 A JPH01137646 A JP H01137646A
- Authority
- JP
- Japan
- Prior art keywords
- lsi
- user
- function
- digital
- analog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
- H10D89/10—Integrated device layouts
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Read Only Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、集積回路に係り、特に集積回路のユーザの個
別仕様を満足する特殊用途向は専用ＬＳＩを即座に（Ｚ
ＹＡＴで）提供するのに好適な構成に関する。
別仕様を満足する特殊用途向は専用ＬＳＩを即座に（Ｚ
ＹＡＴで）提供するのに好適な構成に関する。
〔従来の技術］
従来、特殊用途向は専用ＬＳＩは、そのユーザの仕様を
満足する様、個別の製品対応となっていた。そのため、
ＳＬＩの開発に長い期間を要していた。一方、セミガス
タムＬＳＩと呼ばれるものは、ユーザの仕様を満足する
製品を比較的短期間にＬＳＩ化できる。例えば、１９８
６年のプロシーデインゲス オブ ジ アイ・イー・イ
ー・イー、カスタムインチグレイティラド サーキット
コンファレンス 第２４４−２４８頁で発表されたクイ
ックチップ４ （ＱｕｉｃｋＣｈｉｐ ４ ）は、アナ
ログのタイルアレーとディジタルゲートアレーを共存さ
せてＳＬＩの開発時間短縮を図った例である。
満足する様、個別の製品対応となっていた。そのため、
ＳＬＩの開発に長い期間を要していた。一方、セミガス
タムＬＳＩと呼ばれるものは、ユーザの仕様を満足する
製品を比較的短期間にＬＳＩ化できる。例えば、１９８
６年のプロシーデインゲス オブ ジ アイ・イー・イ
ー・イー、カスタムインチグレイティラド サーキット
コンファレンス 第２４４−２４８頁で発表されたクイ
ックチップ４ （ＱｕｉｃｋＣｈｉｐ ４ ）は、アナ
ログのタイルアレーとディジタルゲートアレーを共存さ
せてＳＬＩの開発時間短縮を図った例である。
しかし、これらの方法は、■ＬＳＩ全体を設計する必要
がある。■設計自由度が小さい、■性能的に専用ＬＳＩ
に劣る。■アルミニウム配線以降の！Ｉ２造工程が個別
となり、２週間程度の開発時間が必要となる。等の点で
欠点があった。
がある。■設計自由度が小さい、■性能的に専用ＬＳＩ
に劣る。■アルミニウム配線以降の！Ｉ２造工程が個別
となり、２週間程度の開発時間が必要となる。等の点で
欠点があった。
従来技術は、ＬＳＩユーザが、所望の専用ＬＳＩを即差
に得られる様には配慮されていなかった。
に得られる様には配慮されていなかった。
そのためＬＳＩユーザは、機能、性能面か、開発期間か
のいずれかで妥協せざるを得ないという問題点があった
。
のいずれかで妥協せざるを得ないという問題点があった
。
本発明の目的は、ユーザの機能、性能面に対する個別仕
様を満足する特殊用途向けの専用ＬＳＩを即座に提供す
ることである。
様を満足する特殊用途向けの専用ＬＳＩを即座に提供す
ることである。
上記目的は、ＬＳＩユーザ又はＬＳＩを塔載しているセ
ットのユーザの個別仕様を満たすべくユーザによりプロ
グラム可能な機能を特殊用途向けの機能に付加させるこ
とにより達成される。
ットのユーザの個別仕様を満たすべくユーザによりプロ
グラム可能な機能を特殊用途向けの機能に付加させるこ
とにより達成される。
ＬＳＩに内蔵される特殊用途向は機能ブロックは、該用
途固有の専用機能を有し、ユーザプログラマブル機能は
、ユーザ固有の機能、性能を設定する作用を有し、多く
の場合では、上記特殊用途向は機能ブロックの機能を制
御する働きをする。
途固有の専用機能を有し、ユーザプログラマブル機能は
、ユーザ固有の機能、性能を設定する作用を有し、多く
の場合では、上記特殊用途向は機能ブロックの機能を制
御する働きをする。
ユーザプログラマブル機能は、多くの場合、−度書き込
みのヒユーズ型ＲＯＭ又はヒユーズ型ＰＬＡ （プログ
ラマブルロジックアレー）等を内蔵することにより達成
されるが、開発段階においては、紫外線消去型のＦＲＯ
Ｍ又はＰＬＡや電気的に書きかえ可能なＥＥＦＲＯＭ又
はそれを用いたＰＬＡを内蔵させることも有効である。
みのヒユーズ型ＲＯＭ又はヒユーズ型ＰＬＡ （プログ
ラマブルロジックアレー）等を内蔵することにより達成
されるが、開発段階においては、紫外線消去型のＦＲＯ
Ｍ又はＰＬＡや電気的に書きかえ可能なＥＥＦＲＯＭ又
はそれを用いたＰＬＡを内蔵させることも有効である。
以下、本発明の第１の実施例を第１図により説明する。
燻１図（ａ）は本発明の基本概念図である。
ディジタルＬＳＩ又はアナログＬＳＩあるいは、アナロ
グ・ディジタル共存ＬＳＩＩにおいて、ＶＴＲサーボ機
能、ディジタルオーディオ用波形等化機能等の特殊用途
向けの専用機能を有するアナログ及びディジタルの機能
ブロック２および３と、モータ等の機能系の仕様の違い
に対応させるためのユーザプログラマブルの機能ブロッ
ク４を共存させ、その両者間で信号の交換又は後者で前
者を制御させ、ＬＳＩＩ全体をユーザの仕様に適応させ
るものである。専用ディジタル機能ブロック３は、カウ
ンタ、レジスタ、演算器等で構成され、専用アナログ機
能ブロック２は、増幅器、微積分器、フィルタ、ＡＤ変
換器、ＤＡ変換器等又はそれらの一部で構成される。
グ・ディジタル共存ＬＳＩＩにおいて、ＶＴＲサーボ機
能、ディジタルオーディオ用波形等化機能等の特殊用途
向けの専用機能を有するアナログ及びディジタルの機能
ブロック２および３と、モータ等の機能系の仕様の違い
に対応させるためのユーザプログラマブルの機能ブロッ
ク４を共存させ、その両者間で信号の交換又は後者で前
者を制御させ、ＬＳＩＩ全体をユーザの仕様に適応させ
るものである。専用ディジタル機能ブロック３は、カウ
ンタ、レジスタ、演算器等で構成され、専用アナログ機
能ブロック２は、増幅器、微積分器、フィルタ、ＡＤ変
換器、ＤＡ変換器等又はそれらの一部で構成される。
ユーザプログラマブル機能ブロック４は第１図（ｂ）〜
（ｅ）に示した様に、ヒユーズ型又は、紫外線消去型又
は電気的書きかえ可能なメモリ等を用いて構成される。
（ｅ）に示した様に、ヒユーズ型又は、紫外線消去型又
は電気的書きかえ可能なメモリ等を用いて構成される。
すなわち、同（ｂ）図は、ＡＮＤ平面、ＯＲ平面とによ
るユーザプログラマブルロジックアレー（以下ＵＰＬＡ
と略す）５とフィードバック用レジスタ６により構成さ
れる。また、（ｃ）図のユーザプログラマブルＲＯＭ（
以下ＵＰＲＯＭと略す）７はマトリックスＲＯＭで構成
され、これにデコーダ８が結合している。（ｄ）図はプ
ログラマブル抵抗アレーで、上記ＵＰＬＡ又はＵＰＲＯ
Ｍ５と抵抗アレー９、スイッチ１０で構成される。
るユーザプログラマブルロジックアレー（以下ＵＰＬＡ
と略す）５とフィードバック用レジスタ６により構成さ
れる。また、（ｃ）図のユーザプログラマブルＲＯＭ（
以下ＵＰＲＯＭと略す）７はマトリックスＲＯＭで構成
され、これにデコーダ８が結合している。（ｄ）図はプ
ログラマブル抵抗アレーで、上記ＵＰＬＡ又はＵＰＲＯ
Ｍ５と抵抗アレー９、スイッチ１０で構成される。
（ｅ）図はプログラマブル容量アレーで、上記ＵＰ［、
Ａ又はＵＰＲＯＭ５と容量アレー１１．スイッチ１０で
構成される。
Ａ又はＵＰＲＯＭ５と容量アレー１１．スイッチ１０で
構成される。
上述の如き実施例によれば第１図（ａ）に示すＬＳＩを
製造後、ユーザにより情報を書き込めるので、所望の機
能、性能をＺＴＡＴで得られる。
製造後、ユーザにより情報を書き込めるので、所望の機
能、性能をＺＴＡＴで得られる。
以下１本発明の第２の実施例を第２図により説明する。
本実施例は、第１の実施例で述べたユーザプログラマブ
ル機能ブロックにより、専型アナログ機能ブロックを制
御する具体例である。第２図（ａ）は、増幅器を用いた
アクティブフィルタであり、２次の低域通過特性を有す
る。（ａ）では容量値をｔＬＰ Ｌ Ａ ５等のユーザ
プログラマブル機能により制御し、フィルタの周波数特
性をユーザの所望な様に適応可能としている。破線矢印
は個々のスイッチに対する制御信号である。
ル機能ブロックにより、専型アナログ機能ブロックを制
御する具体例である。第２図（ａ）は、増幅器を用いた
アクティブフィルタであり、２次の低域通過特性を有す
る。（ａ）では容量値をｔＬＰ Ｌ Ａ ５等のユーザ
プログラマブル機能により制御し、フィルタの周波数特
性をユーザの所望な様に適応可能としている。破線矢印
は個々のスイッチに対する制御信号である。
第２図（ｂ）は、（ａ）と同様のフィルタであるが、抵
抗値を制御することによりフィルタ特性を所望特性に適
応可としている。（ａ） 、 （ｂ）は、抵抗を用いた
フィルタであるが、スイッチトキャパシタによるフィル
タでも同様の目的が達せられる。
抗値を制御することによりフィルタ特性を所望特性に適
応可としている。（ａ） 、 （ｂ）は、抵抗を用いた
フィルタであるが、スイッチトキャパシタによるフィル
タでも同様の目的が達せられる。
第２図（ｃ）は、増幅器である。複数の負荷トランジス
タをスイッチで制御させることにより、負荷が可変とな
り利得を所望の値に設定できる。
タをスイッチで制御させることにより、負荷が可変とな
り利得を所望の値に設定できる。
第２図（ｄ）は、増幅器である。バイアス回路を構成す
るトランジスタの接続を制御することによりバイアス電
流値を変えられ、速度と電力を所望な様に決めることが
できる。全トランジスタを接続しない様にすれば、本回
路は動作しない。この様に不要の回路ブロックのバイア
スをオフさせることにより、消費電力を低減できる。
るトランジスタの接続を制御することによりバイアス電
流値を変えられ、速度と電力を所望な様に決めることが
できる。全トランジスタを接続しない様にすれば、本回
路は動作しない。この様に不要の回路ブロックのバイア
スをオフさせることにより、消費電力を低減できる。
第２図（ｅ）は、増幅器である。第２段の増幅段にシャ
ント容量を入れ、位相余裕のある回路にするものである
。トランジスタスイッチをオンして、接続された容量は
シャント容量として働く。容量値を制御することにより
、増幅器の周波数特性を可変にできる。なお、トランジ
スタスイッチは容量と直列に入り、高周波領域でゲート
、ドレイン間が低インピーダンスになるのを避ける働き
も兼ねている。
ント容量を入れ、位相余裕のある回路にするものである
。トランジスタスイッチをオンして、接続された容量は
シャント容量として働く。容量値を制御することにより
、増幅器の周波数特性を可変にできる。なお、トランジ
スタスイッチは容量と直列に入り、高周波領域でゲート
、ドレイン間が低インピーダンスになるのを避ける働き
も兼ねている。
第２図（ｆ）は、増幅器である。エミッタ抵抗に並列に
入った容量値を制御することにより、ピーキング特性を
可変にできる。
入った容量値を制御することにより、ピーキング特性を
可変にできる。
以上、第２図により説明した様に、本実施例では、所望
のアナログ特性をＺＴＡＴで得ることができる。更に、
ＬＳＩ内部の素子バラツキ、 ＬＳＩの外付部品のバラ
ツキ等を補正し、本ＬＳＩを塔載するボード又はセット
のレベルでの性能を調整するためにも非常に有効である
。
のアナログ特性をＺＴＡＴで得ることができる。更に、
ＬＳＩ内部の素子バラツキ、 ＬＳＩの外付部品のバラ
ツキ等を補正し、本ＬＳＩを塔載するボード又はセット
のレベルでの性能を調整するためにも非常に有効である
。
以下、本発明の第３の実施例を第３図により説明する。
本実施例は第２図で述べた様な回路を複数個接続する場
合の例である。１３．１４は増幅器、１５．１６はフィ
ルタである。これらは、それ自身が、ユーザが性能を可
変にするものであり得るが、本実施例では、これらの接
続を可変とする場合を示す。即ち、増幅器１３１段では
利得が不足する場合は、スイッチを制御して増幅器１４
をカスケードに接続し、増幅器１３で十分利得が得られ
る時は、増幅器１３の出力を直接フィルタ１５に接続さ
せる。フィルタも同様であり、１５゜１６をそれぞれ２
次フィルタとして設計しておき。
合の例である。１３．１４は増幅器、１５．１６はフィ
ルタである。これらは、それ自身が、ユーザが性能を可
変にするものであり得るが、本実施例では、これらの接
続を可変とする場合を示す。即ち、増幅器１３１段では
利得が不足する場合は、スイッチを制御して増幅器１４
をカスケードに接続し、増幅器１３で十分利得が得られ
る時は、増幅器１３の出力を直接フィルタ１５に接続さ
せる。フィルタも同様であり、１５゜１６をそれぞれ２
次フィルタとして設計しておき。
４次フィルタが必要な場合は、１５．１６をカスケード
に接続し、２次フィルタが必要な場合は１５を直接出力
する様にスイッチを制御する。本実施例はアナログのブ
ロックの接続方法を可変に出来るので、アナログ特性の
可変幅を大きく出来る°とともに、信号の処理シーケン
スもプログラムすることが可能になる。
に接続し、２次フィルタが必要な場合は１５を直接出力
する様にスイッチを制御する。本実施例はアナログのブ
ロックの接続方法を可変に出来るので、アナログ特性の
可変幅を大きく出来る°とともに、信号の処理シーケン
スもプログラムすることが可能になる。
以下、本発明の第４図の実施例を第４図により説明する
。本実施例はアナログ機能とディジタル機能の共存する
ＬＳＩに関する。第４図（ａ）は、本実施例の構成図で
ある。１７はフィルタブロックであり前置フィルタとし
ての作用をもつ。１８はクランプ回路、１９はＡＤ変換
器である。２０は、ディジタルのコントローラ／プロセ
ッサで、その出力はＤＡ変換器２１によりアナログ信号
に戻り、後置フィルタ２２により出力される。本実施例
では、アナログ／ディジタル両機能をユーザプログラマ
ブルにすることができる。即ち、フィルタブロック１７
．２２は、第２図（ａ） 、 （ｂ）又は第３図の様な
構成であり、入力される信号帯域 イにより、所望の
特性を得る様、ユーザによりプログラムされる。ディジ
タルコントローラ／プロセッサも、速度、性能等をプロ
グラム出来る様にしておく。例えば、ディジタルフィル
タでは（ｂ）図の様に係数をユーザプログラマブルメモ
リから読み出したり、接続を可変にしたりして、仕度を
変えることが出来る。又、（ｅ）図の様にカウンタ２６
のプリセット値や、出力を自由に設定できる様にするこ
とで、ユーザの仕様に適応したＬＳＩとすることが可能
となる。
。本実施例はアナログ機能とディジタル機能の共存する
ＬＳＩに関する。第４図（ａ）は、本実施例の構成図で
ある。１７はフィルタブロックであり前置フィルタとし
ての作用をもつ。１８はクランプ回路、１９はＡＤ変換
器である。２０は、ディジタルのコントローラ／プロセ
ッサで、その出力はＤＡ変換器２１によりアナログ信号
に戻り、後置フィルタ２２により出力される。本実施例
では、アナログ／ディジタル両機能をユーザプログラマ
ブルにすることができる。即ち、フィルタブロック１７
．２２は、第２図（ａ） 、 （ｂ）又は第３図の様な
構成であり、入力される信号帯域 イにより、所望の
特性を得る様、ユーザによりプログラムされる。ディジ
タルコントローラ／プロセッサも、速度、性能等をプロ
グラム出来る様にしておく。例えば、ディジタルフィル
タでは（ｂ）図の様に係数をユーザプログラマブルメモ
リから読み出したり、接続を可変にしたりして、仕度を
変えることが出来る。又、（ｅ）図の様にカウンタ２６
のプリセット値や、出力を自由に設定できる様にするこ
とで、ユーザの仕様に適応したＬＳＩとすることが可能
となる。
本発明によれば、ＬＳＩユーザの機能、性能面に対する
個別仕様を満足する特殊用途向けの専用ＬＳＩを即座に
提供できる。これにより従来、２週間から長い場合では
１年以上を要していたＬＳＩの開発時間を実質的になく
することが可能となる。
個別仕様を満足する特殊用途向けの専用ＬＳＩを即座に
提供できる。これにより従来、２週間から長い場合では
１年以上を要していたＬＳＩの開発時間を実質的になく
することが可能となる。
また、周辺に用いられる部品のバラツキ等を補正し、ボ
ード又はセットレベルでの性能を調整できるという利点
も大きい。
ード又はセットレベルでの性能を調整できるという利点
も大きい。
第１図は、本発明の基本概念図を示す第１図の実施例の
構成ブロック図および要部回路図、第２図は本発明の第
２３の実施例を示す要部回路構成図、第３図は本発明の
第３の実施例を示す構成ブロック図、第４図は本発明の
第４の実施例を示す構成ブロック図および要部回路図で
ある。 １・・・ユーザプログラム専用ＬＳＩ、２・・・特殊用
途向専用アナログ機能ブロック、３・・・特殊用途向専
用ディジタル機能ブロック、４・・・ユーザプログラマ
ブル機能ブロック、５・・・ユーザプログラマブルロジ
ックアレー、６・・・レジスタ、７・・・ユーザプログ
ラマブルＲＯＭ、８・・・デユーダ、９・・・抵抗アレ
ー、１０・・・スイッチ、１１・・・容量アレー、１２
゜１３．１４・・・増幅器、１５，１６，１７，２２・
・・フィルタ、１８・・・クランプ回路、１９・・・Ａ
Ｄ変換器、 ２０・・・ディジタルコントローラ／プロセッサ、２１
・・・ＤＡ変換器、２３・・・レジスタ、２４・・・乗
算片 ／ 凹 １’＋ ｊ−ｚ 第 ２ 図 第 ２ 図 （Ｃ） ＜ｄ） Ｍ２ 凹 （子） ｃｃ 第 ３ 図
構成ブロック図および要部回路図、第２図は本発明の第
２３の実施例を示す要部回路構成図、第３図は本発明の
第３の実施例を示す構成ブロック図、第４図は本発明の
第４の実施例を示す構成ブロック図および要部回路図で
ある。 １・・・ユーザプログラム専用ＬＳＩ、２・・・特殊用
途向専用アナログ機能ブロック、３・・・特殊用途向専
用ディジタル機能ブロック、４・・・ユーザプログラマ
ブル機能ブロック、５・・・ユーザプログラマブルロジ
ックアレー、６・・・レジスタ、７・・・ユーザプログ
ラマブルＲＯＭ、８・・・デユーダ、９・・・抵抗アレ
ー、１０・・・スイッチ、１１・・・容量アレー、１２
゜１３．１４・・・増幅器、１５，１６，１７，２２・
・・フィルタ、１８・・・クランプ回路、１９・・・Ａ
Ｄ変換器、 ２０・・・ディジタルコントローラ／プロセッサ、２１
・・・ＤＡ変換器、２３・・・レジスタ、２４・・・乗
算片 ／ 凹 １’＋ ｊ−ｚ 第 ２ 図 第 ２ 図 （Ｃ） ＜ｄ） Ｍ２ 凹 （子） ｃｃ 第 ３ 図
Claims (1)
- 【特許請求の範囲】 １、専用機能ブロックと、ヒューズ型、紫外線消去型又
は電気的書きかえ可能型の素子により外部からプログラ
ム出来る機能ブロックとを有することを特徴とする集積
回路。 ２、専用機能ブロックとしてアナログ機能ブロック又は
、アナログ機能を含むブロックを用い、これをプログラ
マブルな機能ブロックで制御することを特徴とする特許
請求の範囲第１項記載の集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62295218A JPH01137646A (ja) | 1987-11-25 | 1987-11-25 | 集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62295218A JPH01137646A (ja) | 1987-11-25 | 1987-11-25 | 集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01137646A true JPH01137646A (ja) | 1989-05-30 |
Family
ID=17817732
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62295218A Pending JPH01137646A (ja) | 1987-11-25 | 1987-11-25 | 集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01137646A (ja) |
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5963069A (en) * | 1995-10-16 | 1999-10-05 | Altera Corporation | System for distributing clocks using a delay lock loop in a programmable logic circuit |
| US6177844B1 (en) | 1999-01-08 | 2001-01-23 | Altera Corporation | Phase-locked loop or delay-locked loop circuitry for programmable logic devices |
| US6218876B1 (en) | 1999-01-08 | 2001-04-17 | Altera Corporation | Phase-locked loop circuitry for programmable logic devices |
| US6252419B1 (en) | 1999-01-08 | 2001-06-26 | Altera Corporation | LVDS interface incorporating phase-locked loop circuitry for use in programmable logic device |
| US6335636B1 (en) | 1998-09-09 | 2002-01-01 | Altera Corporation | Programmable logic device input/output circuit configurable as reference voltage input circuit |
| US6377069B1 (en) | 1999-01-08 | 2002-04-23 | Altera Corporation | Programmable logic device input/output architecture with power bus segmentation for multiple I/O standards |
| US6483886B1 (en) | 1999-01-08 | 2002-11-19 | Altera Corporation | Phase-locked loop circuitry for programmable logic devices |
| US6751138B2 (en) | 1990-07-12 | 2004-06-15 | Renesas Technology Corporation | Semiconductor integrated circuit device |
| US6832173B1 (en) | 2002-07-30 | 2004-12-14 | Altera Corporation | Testing circuit and method for phase-locked loop |
| US6867616B1 (en) | 2003-06-04 | 2005-03-15 | Altera Corporation | Programmable logic device serial interface having dual-use phase-locked loop circuitry |
| US6924678B2 (en) | 2003-10-21 | 2005-08-02 | Altera Corporation | Programmable phase-locked loop circuitry for programmable logic device |
| US7019570B2 (en) | 2003-09-05 | 2006-03-28 | Altera Corporation | Dual-gain loop circuitry for programmable logic device |
| US7075365B1 (en) | 2004-04-22 | 2006-07-11 | Altera Corporation | Configurable clock network for programmable logic device |
| US7091760B1 (en) | 2004-02-25 | 2006-08-15 | Altera Corporation | DLL with adjustable phase shift using processed control signal |
| US7230495B2 (en) | 2004-04-28 | 2007-06-12 | Micron Technology, Inc. | Phase-locked loop circuits with reduced lock time |
| US7436228B1 (en) | 2005-12-22 | 2008-10-14 | Altera Corporation | Variable-bandwidth loop filter methods and apparatus |
| US8120429B1 (en) | 2006-05-19 | 2012-02-21 | Altera Corporation | Voltage-controlled oscillator methods and apparatus |
-
1987
- 1987-11-25 JP JP62295218A patent/JPH01137646A/ja active Pending
Cited By (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7212425B2 (en) | 1990-07-12 | 2007-05-01 | Renesas Technology Corp. | Semiconductor integrated circuit device |
| US7002830B2 (en) | 1990-07-12 | 2006-02-21 | Renesas Technology Corp. | Semiconductor integrated circuit device |
| US7336535B2 (en) | 1990-07-12 | 2008-02-26 | Renesas Technology Corp. | Semiconductor integrated circuit device |
| US6751138B2 (en) | 1990-07-12 | 2004-06-15 | Renesas Technology Corporation | Semiconductor integrated circuit device |
| US6657456B1 (en) | 1995-10-16 | 2003-12-02 | Altera Corporation | Programmable logic with on-chip DLL or PLL to distribute clock |
| US5963069A (en) * | 1995-10-16 | 1999-10-05 | Altera Corporation | System for distributing clocks using a delay lock loop in a programmable logic circuit |
| US6292016B1 (en) | 1995-10-16 | 2001-09-18 | Altera Corporation | Programmable logic with on-chip DLL or PLL to distribute clock |
| US6335636B1 (en) | 1998-09-09 | 2002-01-01 | Altera Corporation | Programmable logic device input/output circuit configurable as reference voltage input circuit |
| US6346827B1 (en) | 1998-09-09 | 2002-02-12 | Altera Corporation | Programmable logic device input/output circuit configurable as reference voltage input circuit |
| US6469553B1 (en) | 1999-01-08 | 2002-10-22 | Altera Corporation | Phase-locked loop circuitry for programmable logic devices |
| US7190755B1 (en) | 1999-01-08 | 2007-03-13 | Altera Corporation | Phase-locked loop circuitry for programmable logic devices |
| US6472903B1 (en) | 1999-01-08 | 2002-10-29 | Altera Corporation | Programmable logic device input/output architecture with power bus segmentation for multiple I/O standards |
| US6483886B1 (en) | 1999-01-08 | 2002-11-19 | Altera Corporation | Phase-locked loop circuitry for programmable logic devices |
| US6437650B1 (en) | 1999-01-08 | 2002-08-20 | Altera Corporation | Phase-locked loop or delay-locked loop circuitry for programmable logic devices |
| US6377069B1 (en) | 1999-01-08 | 2002-04-23 | Altera Corporation | Programmable logic device input/output architecture with power bus segmentation for multiple I/O standards |
| US6271729B2 (en) | 1999-01-08 | 2001-08-07 | Altera Corporation | Phase-locked loop or delay-locked loop circuitry for programmable logic devices |
| US6252419B1 (en) | 1999-01-08 | 2001-06-26 | Altera Corporation | LVDS interface incorporating phase-locked loop circuitry for use in programmable logic device |
| US6218876B1 (en) | 1999-01-08 | 2001-04-17 | Altera Corporation | Phase-locked loop circuitry for programmable logic devices |
| US6177844B1 (en) | 1999-01-08 | 2001-01-23 | Altera Corporation | Phase-locked loop or delay-locked loop circuitry for programmable logic devices |
| US6832173B1 (en) | 2002-07-30 | 2004-12-14 | Altera Corporation | Testing circuit and method for phase-locked loop |
| US6867616B1 (en) | 2003-06-04 | 2005-03-15 | Altera Corporation | Programmable logic device serial interface having dual-use phase-locked loop circuitry |
| US7019570B2 (en) | 2003-09-05 | 2006-03-28 | Altera Corporation | Dual-gain loop circuitry for programmable logic device |
| US7071743B2 (en) | 2003-10-21 | 2006-07-04 | Altera Corporation | Programmable phase-locked loop circuitry for programmable logic device |
| US7307459B2 (en) | 2003-10-21 | 2007-12-11 | Altera Corporation | Programmable phase-locked loop circuitry for programmable logic device |
| US6924678B2 (en) | 2003-10-21 | 2005-08-02 | Altera Corporation | Programmable phase-locked loop circuitry for programmable logic device |
| US7091760B1 (en) | 2004-02-25 | 2006-08-15 | Altera Corporation | DLL with adjustable phase shift using processed control signal |
| US7212054B1 (en) | 2004-02-25 | 2007-05-01 | Altera Corporation | DLL with adjustable phase shift using processed control signal |
| US7075365B1 (en) | 2004-04-22 | 2006-07-11 | Altera Corporation | Configurable clock network for programmable logic device |
| US7286007B1 (en) | 2004-04-22 | 2007-10-23 | Altera Corporation | Configurable clock network for programmable logic device |
| US9490812B1 (en) | 2004-04-22 | 2016-11-08 | Altera Corporation | Configurable clock network for programmable logic device |
| US7230495B2 (en) | 2004-04-28 | 2007-06-12 | Micron Technology, Inc. | Phase-locked loop circuits with reduced lock time |
| US7436228B1 (en) | 2005-12-22 | 2008-10-14 | Altera Corporation | Variable-bandwidth loop filter methods and apparatus |
| US8120429B1 (en) | 2006-05-19 | 2012-02-21 | Altera Corporation | Voltage-controlled oscillator methods and apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01137646A (ja) | 集積回路 | |
| US5001441A (en) | Operational transconductance amplifier programmable filter | |
| JPH0560687B2 (ja) | ||
| WO2016097706A1 (en) | Active rc filters | |
| JPH04148562A (ja) | 集積回路 | |
| JPS62173809A (ja) | 増幅装置 | |
| JPS6337973B2 (ja) | ||
| JPH10335958A (ja) | トランスコンダクタンス可変方法及びその回路、並びにそれを用いる可変帯域フィルター及び可変利得増幅器 | |
| JP3951726B2 (ja) | ゲインコントロール回路及び電子ボリューム回路 | |
| JPS61129916A (ja) | 遅延回路 | |
| JP2723664B2 (ja) | スイッチドキャパシタフィルタ | |
| JP2000101392A (ja) | 多入力バッファアンプおよびこれを用いた回路 | |
| JPH01316014A (ja) | アクティブフィルター回路 | |
| JPH087694Y2 (ja) | ミューティング制御回路 | |
| JPS61146007A (ja) | 電子ボリウム装置 | |
| JPS6337971B2 (ja) | ||
| JPH0630426B2 (ja) | 利得可変回路 | |
| JPH0122261Y2 (ja) | ||
| JP2591102B2 (ja) | スイッチド・キャパシタ型ヒステリシス・コンパレータ回路 | |
| JPH04225610A (ja) | 加算増幅回路 | |
| JPS6025238U (ja) | 電圧制御型フィルタ | |
| JPS6390910A (ja) | 半導体集積回路 | |
| JPH0126565B2 (ja) | ||
| JPS6033610A (ja) | サンプリングコントロ−ラ | |
| JPH02206908A (ja) | オペアンプ回路 |