JPH01137717A - クリップ回路 - Google Patents
クリップ回路Info
- Publication number
- JPH01137717A JPH01137717A JP62295849A JP29584987A JPH01137717A JP H01137717 A JPH01137717 A JP H01137717A JP 62295849 A JP62295849 A JP 62295849A JP 29584987 A JP29584987 A JP 29584987A JP H01137717 A JPH01137717 A JP H01137717A
- Authority
- JP
- Japan
- Prior art keywords
- clip
- voltage
- turned
- clipping
- vout
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、信号電圧の上限を制限するためのクリップ
回路の改良に関するものである。
回路の改良に関するものである。
従来、この種の回路として第２図に示すものがあった。
図において、ＢＵＦはバッファアンプ、Ｖ ｒｅｆは基
準電圧源、ＱＩＯはトランジスタである。
準電圧源、ＱＩＯはトランジスタである。
次に動作について説明する。入力信号ＶＩＮはバッファ
アンプＢＵＦにより増幅された後、その出力ＶＯＩＩに
接続されたＰＮＰ型トランジスタＱ、１０のエミッタに
入力される。このＰＮＰ型トランジスタＱＩＯはベース
に基準電圧源Ｖｒｅｆが接続されており、この基準電位
Ｖｒｅｆによりバッファアンプの出力Ｖｏｕｔが（Ｖｒ
ｅｆ ＋Ｖｗｉ）以上になるのを制限する。
アンプＢＵＦにより増幅された後、その出力ＶＯＩＩに
接続されたＰＮＰ型トランジスタＱ、１０のエミッタに
入力される。このＰＮＰ型トランジスタＱＩＯはベース
に基準電圧源Ｖｒｅｆが接続されており、この基準電位
Ｖｒｅｆによりバッファアンプの出力Ｖｏｕｔが（Ｖｒ
ｅｆ ＋Ｖｗｉ）以上になるのを制限する。
従来のクリップ回路は以上のように構成されており、
■ ｖ、！がトランジスタＱＩＯのエミッタ電流に依存
するため、第３図に破線で示すようなりリップ特性とな
り、シャープなりリップ特性が得られない。
するため、第３図に破線で示すようなりリップ特性とな
り、シャープなりリップ特性が得られない。
■ Ｖ、が温度に依存するため、クリップする電圧を精
度良く決められない。
度良く決められない。
という問題点があった。
この発明は上記のような従来のものの問題点に鑑みてな
されたもので、クリップ設定温度に対して精度がよく、
かつシャープなりリップ特性を持つクリップ回路を得る
ことを目的としている。
されたもので、クリップ設定温度に対して精度がよく、
かつシャープなりリップ特性を持つクリップ回路を得る
ことを目的としている。
この発明に係るクリップ回路は、入力信号がクリップ用
の基準電圧以下ではクリップ用トランジスタを動作させ
ないようにする全帰還型差動増幅器を設けるようにした
ものである。
の基準電圧以下ではクリップ用トランジスタを動作させ
ないようにする全帰還型差動増幅器を設けるようにした
ものである。
この発明においては、上述のように構成したので、クリ
ップ電圧を精度よく決定でき、かつシャープにクリップ
することができる。
ップ電圧を精度よく決定でき、かつシャープにクリップ
することができる。
以下、この発明の実施例を図について説明する。
第１図は本発明の一実施例によるクリップ回路を示し、
図において、Ｑ６はクリップ用トランジスタ、Ｖ 、Ａ
Ｘはクリップ電圧設定用の基準電圧源、１０は本実施例
で付加した全帰還型増幅器を示し、該全帰還型増幅器１
０において、Ｑ２．Ｑ３は差動トランジスタ、Ｒ２，Ｒ
３は差動トランジスタＱ２．Ｑ３のエミッタ抵抗、ＲＬ
は負荷抵抗、Ｑｌ、Ｑ４．Ｑ５はエミッタフォロワトラ
ンジスタである。
図において、Ｑ６はクリップ用トランジスタ、Ｖ 、Ａ
Ｘはクリップ電圧設定用の基準電圧源、１０は本実施例
で付加した全帰還型増幅器を示し、該全帰還型増幅器１
０において、Ｑ２．Ｑ３は差動トランジスタ、Ｒ２，Ｒ
３は差動トランジスタＱ２．Ｑ３のエミッタ抵抗、ＲＬ
は負荷抵抗、Ｑｌ、Ｑ４．Ｑ５はエミッタフォロワトラ
ンジスタである。
次に動作について説明する。全帰還型差動増幅器１０は
クリップ電圧源Ｖ ＷＡＸが非反転入力に、本クリップ
回路の出力端子ＶＯＵアが反転出力にそれぞれ接続され
ており、■。ｔｌＴ＜ｖＭＡＸの場合には差動トランジ
スタＱ３がオフ、Ｑ２がオン状態となり、このときトラ
ンジスタＱ５はオンし、クリップ用トランジスタＱ６は
オフ状態となるので、出力Ｖ。ＵＴはバッファアンプＢ
ＵＦを介してＶＩＮに対して線型に変化する。
クリップ電圧源Ｖ ＷＡＸが非反転入力に、本クリップ
回路の出力端子ＶＯＵアが反転出力にそれぞれ接続され
ており、■。ｔｌＴ＜ｖＭＡＸの場合には差動トランジ
スタＱ３がオフ、Ｑ２がオン状態となり、このときトラ
ンジスタＱ５はオンし、クリップ用トランジスタＱ６は
オフ状態となるので、出力Ｖ。ＵＴはバッファアンプＢ
ＵＦを介してＶＩＮに対して線型に変化する。
これに対し、Ｖ ０１１ ＞ Ｖ ＷＡＸの状態では上
記と逆の動作でトランジスタＱ６がオン状態となるので
、該クリップ用トランジスタＱ６によりＶ。ｕ７−ｖ１
４ＡＸとなるように■。Ｕ７がクランプされる。
記と逆の動作でトランジスタＱ６がオン状態となるので
、該クリップ用トランジスタＱ６によりＶ。ｕ７−ｖ１
４ＡＸとなるように■。Ｕ７がクランプされる。
このときの、クリップのシャープさは差動増幅器の利得
に依存するので、差動増幅器の利得を設定することによ
り所望のシャープさのクリップ特性を得ることができる
。なお、トランジスタＱ２゜Ｑ３のエミッタに設けた抵
抗Ｒ２，Ｒ３は差動増幅器の発振止めのためのものであ
る。
に依存するので、差動増幅器の利得を設定することによ
り所望のシャープさのクリップ特性を得ることができる
。なお、トランジスタＱ２゜Ｑ３のエミッタに設けた抵
抗Ｒ２，Ｒ３は差動増幅器の発振止めのためのものであ
る。
本実施例は以上のように構成したので、第３図に実線で
示すように、設定電圧ｖ、４ａｘで出力電圧を精度よく
クリップでき、シャープなりリップ特性が得られ、かつ
クリップ特性が温度に依存しないようにできるという効
果がある。
示すように、設定電圧ｖ、４ａｘで出力電圧を精度よく
クリップでき、シャープなりリップ特性が得られ、かつ
クリップ特性が温度に依存しないようにできるという効
果がある。
なお、以上の説明では、特に用途については言及しなか
ったが、出力信号の上限を制限しなければならない回路
であれば何であっても適用可能であり、上記実施例と同
様の効果を奏する。
ったが、出力信号の上限を制限しなければならない回路
であれば何であっても適用可能であり、上記実施例と同
様の効果を奏する。
以上のように、この発明に係るクリップ回路によれば、
簡単な全帰還型差動増幅器を設け、クリップ設定電圧以
下ではクリップ用トランジスタが動作しないようにした
ので、クリップ設定電圧に対して精度がよく、かつシャ
ープなりリップ特性をもつクリップ回路が得られるとい
う効果がある。
簡単な全帰還型差動増幅器を設け、クリップ設定電圧以
下ではクリップ用トランジスタが動作しないようにした
ので、クリップ設定電圧に対して精度がよく、かつシャ
ープなりリップ特性をもつクリップ回路が得られるとい
う効果がある。
第１図は本発明の一実施例によるクリップ回路の回路図
、第２図は従来のクリップ回路の回路図、第３図は第１
．第２図のクリップ回路の特性を比較して示す図である
。 図において、ＢＵＦはバッファアンプ、１０は全帰還型
差動増幅器、Ｑ１〜Ｑ５はトランジスタ、Ｑ６はクリッ
プ用トランジスタ、ＲＬは出力負荷抵抗、Ｖ ＨＡ）ｌ
はクリップ電圧設定用の基準電圧源である。
、第２図は従来のクリップ回路の回路図、第３図は第１
．第２図のクリップ回路の特性を比較して示す図である
。 図において、ＢＵＦはバッファアンプ、１０は全帰還型
差動増幅器、Ｑ１〜Ｑ５はトランジスタ、Ｑ６はクリッ
プ用トランジスタ、ＲＬは出力負荷抵抗、Ｖ ＨＡ）ｌ
はクリップ電圧設定用の基準電圧源である。
Claims (1)
- （１）入力信号をクリップすべき基準となるクリップ電
圧を設定するための基準電圧源と、 エミッタが本クリップ回路の入力および出力端子に接続
されたｐｎｐ型のクリップ用トランジスタと、 非反転入力が上記基準電圧源に反転入力が上記クリップ
用トランジスタのエミッタにそれぞれ接続された、出力
負荷をもつ全帰還型差動増幅器とを備えたことを特徴と
するクリップ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62295849A JPH01137717A (ja) | 1987-11-24 | 1987-11-24 | クリップ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62295849A JPH01137717A (ja) | 1987-11-24 | 1987-11-24 | クリップ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01137717A true JPH01137717A (ja) | 1989-05-30 |
Family
ID=17825984
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62295849A Pending JPH01137717A (ja) | 1987-11-24 | 1987-11-24 | クリップ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01137717A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05291861A (ja) * | 1992-04-13 | 1993-11-05 | Sharp Corp | 振幅制限回路 |
-
1987
- 1987-11-24 JP JP62295849A patent/JPH01137717A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05291861A (ja) * | 1992-04-13 | 1993-11-05 | Sharp Corp | 振幅制限回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JPH04369107A (ja) | 差動増幅器 | |
| JPH0548352A (ja) | シグナル電圧及び参照電圧間の差異に比例し温度に依存しない電流を発生させる集積回路 | |
| US5446409A (en) | Cross coupled symmetrical current source unit | |
| JPH079395Y2 (ja) | 圧電素子の駆動制御回路 | |
| JP2661303B2 (ja) | 変調回路 | |
| JP2588164B2 (ja) | 反転増幅器 | |
| JPH01152807A (ja) | 電流供給回路 | |
| JPS6125319A (ja) | 比較装置 | |
| JPH021608Y2 (ja) | ||
| JPH0744410B2 (ja) | 利得制御回路 | |
| JP2000151311A (ja) | ゲイン制御装置 | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JPH0642250Y2 (ja) | 負出力電圧安定化電源回路 | |
| JPS6216015Y2 (ja) | ||
| JPH0347010B2 (ja) | ||
| JP2807700B2 (ja) | 電流制限回路を有する出力回路 | |
| JPS6256685B2 (ja) | ||
| JPH0537549Y2 (ja) | ||
| JPS63178310A (ja) | 低入出力電圧差電源回路 | |
| JPH06141202A (ja) | ホワイトリミッタ回路 | |
| JPH057887B2 (ja) | ||
| JPH05199042A (ja) | 高速低歪バッファ回路 | |
| JPH05327370A (ja) | 入力回路 | |
| JPH0353805B2 (ja) |