JPH01143239A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関し、特に多層配線の
製造方法に関する。

〔従来の技術〕

従来、半導体装置の多層配線の製造方法は、第１の配線
パターンを形成する工程１層間絶縁膜を被着する工程、
この層間絶縁膜にスルーホールを形成する工程、第２の
配線パターンを形成する工程からなっている。

例えば、第２図に示す例では、表面に絶縁膜を形成した
半導体基板１１の上に配線パターン１２を形成し、この
上にシリコン酸化膜等の層間絶縁膜１３を形成し、更に
この層間絶縁膜１３にスルーホールを開設した上で、第
２の配線パターン１４を形成し、これで第１及び第２の
配線パターン１２．１４を相互に電気接続している。

〔発明が解決しようとする問題点〕

上述した従来の方法により製造した半導体装置は、半導
体装置の微細化に伴ってスルーホールの寸法が小さくな
り、スルーホール開設工程で層間膜をエツチングする際
、層間膜の残り又はエツチングと共に進行する堆積物の
形成等により、スル−ホールの内径寸法が低減され、ス
ルーホール抵抗の増大、スルーホールの抜は不良が発生
しやすいという問題がある。

また、スルーホール部における段差のため、第２の配線
パターンの断線、ニレクロトマイグレーションに対する
信頼性の低下も問題であった。

本発明は、スルーホールにおける接触不良や接続信頼性
の低下を防止した好適な接続構造を得ることができる半
導体装置の製造方法を提供することを目的としている。

〔問題点を解決するための手段〕

本発明の半導体装置の製造方法は、基板上に少なくとも
２層の導体膜からなる下層配線層を全面に形成する工程
と、この下層配線層のスルーホール形成個所にその一部
を残すように最上の導体膜をエツチングする工程と、こ
の残された最上の導体膜以外の領域に第１の層間絶縁膜
を形成する工程と、前記残された最上の導体膜を含むよ
うに前記下層配線層及び第１の層間絶縁膜をパターン形
成して下層配線を形成する工程と、この下層配線のパタ
ーン以外の領域に第２の層間絶縁膜を形成する工程と、
前記第１及び第２の層間絶縁膜上に所要パターンの上層
配線を形成する工程とを含んでいる。

［実施例〕 次に、本発明を図面を参照して説明する。

第１図（ａ）乃至（ｃ）は本発明の一実施例を製造工程
順に示す断面図である。

先ず、第１図（ａ）のように、表面に絶縁膜を形成した
半導体基板１上に第１乃至第３の導体膜２１．２２．２
３を多層に形成した下層導体層２を形成する。ここでは
例えば、第１の導体１１２２＋を５０００人厚のアルミ
ニウム、第２の導体膜２２を５００人のタングステン、
第３の導体膜２３を７０００人厚のアルミニウムを順次
全面に堆積して形成している。

そして、この上にフォトレジスト３を塗布し、かつこれ
を所要パターンに形成してスルーホール形成位置にのみ
フォトレジスト３を残す。

次に、第１図（ｂ）のように、前記フォトレジスト３を
マスクとして、最上膜である前記第３の導体膜２３を異
方性エツチングする。そして、この上に層間絶縁膜４と
して、例えば７０００人厚のアルコン酸化膜を全面に堆
積する。

この後、第１図（Ｃ）のように、前記フォトレジスト３
及びこの上の層間絶縁膜４をリフトオフ法により除去し
た後、改めてフォトレジスト５を塗布し、かつこれをパ
ターン形成して前記残された第３の導体膜２３を含む所
要配線パターンのマスクとして形成する。

次に、第１図（ｄ）のように、このフォトレジスト５を
マスクにして層間絶縁膜４、第２の導体膜２２及び第１
の導体膜２１を順次異方性エツチングし、下層配線２を
所要パターンに形成する。

その後、第２の層間絶縁膜６として、例えば１．３μｍ
厚のシリコン酸化膜を全面に堆積する。

しかる上で、第１図（ｅ）のように、フォトレジスト５
及びこの上の第２の層間絶縁膜６をリフトオフ法により
除去した後、上層配線としての導体膜７を所要パターン
に形成する。この導体膜７は、例えば１．０μｍ厚のア
ルミニウムを全面に堆積し、写真蝕刻法により露光、異
方性エツチング工程を経て形成する。

したがって、この方法によれば、第３の導体膜２３を残
すことにより下層配線の上面にはスルーホール部に凸状
の導電体が形成されることになり、この導電体により上
層配線との接続を行うことができるので、スルーホール
の寸法が低減して接触不良や接触抵抗の増大が生じるこ
とはない。また、層間絶縁膜との段差も緩和でき、段切
れ等による接続不良が生じることもない。

なお、本実施例は２層配線の場合を示しているが、本発
明は３層以上の配線にも同様乙こ適用することができる
。

〔発明の効果〕 以上説明したように本発明は、少なくとも２層の導体膜
からなる下層配線層の最上の導体膜をその一部を残して
パターン形成し、第１の層間絶縁膜を形成した後に残さ
れた最上の導体膜を含むように下層配線層及び第１の層
間絶縁膜をパターン形成して下層配線を形成し、しかる
上で下層配線のパターン以外の領域に第２の層間絶縁膜
を形成し、かつこれら層間絶縁股上に所要パターンの上
層配線を形成しているので、下層配線層の一部を利用し
て上層配線との接続を行うことが可能となり、これによ
り従来のスルーホールエツチング時の残膜や堆積物生成
によるスルーホール部の導通不良及び接触抵抗増大を回
避して上下の配線層間の良好な接続を得ることができる
。また、スルーホールを開設しないので平坦な配線層を
形成でき、接続部の信頼性を高めることができる効果も
ある。

【図面の簡単な説明】

第１図（ａ）乃至（ｅ）は本発明の一実施例を製造工程
順に示す断面図、第２図は従来の製造方法によるスルー
ホール部の断面図である。 １・・・半導体基板、２・・・下層配線、３・・・フォ
トレジスト、４・・・第１の層間絶縁膜、５・・・フォ
トレジスト、６・・・第２の層間絶縁膜、７・・・上層
配線、２１・・・第１の導体膜、２２・・・第２の導体
膜、２３・・・第３の導体膜。１１・・・半導体基板、
１２・・・配線パターン、１３・・・層間絶縁膜、１４
・・・第２の配線パターン。 第１図 第１図 第２図 ゝ１１

Claims (1)

【特許請求の範囲】
1. （１）基板上に少なくとも２層の導体膜からなる下層配
   線層を全面に形成する工程と、この下層配線層のスルー
   ホール形成個所にその一部を残すように最上の導体膜を
   エッチングする工程と、この残された最上の導体膜以外
   の領域に第１の層間絶縁膜を形成する工程と、前記残さ
   れた最上の導体膜を含むように前記下層配線層及び第１
   の層間絶縁膜をパターン形成して下層配線を形成する工
   程と、この下層配線のパターン以外の領域に第２の層間
   絶縁膜を形成する工程と、前記第１及び第２の層間絶縁
   膜上に所要パターンの上層配線を形成する工程とを含む
   ことを特徴とする半導体装置の製造方法。