JPH0114718B2 - - Google Patents
Info
- Publication number
- JPH0114718B2 JPH0114718B2 JP11333979A JP11333979A JPH0114718B2 JP H0114718 B2 JPH0114718 B2 JP H0114718B2 JP 11333979 A JP11333979 A JP 11333979A JP 11333979 A JP11333979 A JP 11333979A JP H0114718 B2 JPH0114718 B2 JP H0114718B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- photoresist film
- polyimide
- polyimide layer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 229920001721 polyimide Polymers 0.000 claims description 17
- 239000004642 Polyimide Substances 0.000 claims description 16
- 239000000758 substrate Substances 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 10
- 239000010408 film Substances 0.000 claims description 9
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 7
- 229920002120 photoresistant polymer Polymers 0.000 claims description 7
- 238000004519 manufacturing process Methods 0.000 claims description 6
- 239000010409 thin film Substances 0.000 claims description 5
- 239000004962 Polyamide-imide Substances 0.000 claims description 3
- 150000001875 compounds Chemical class 0.000 claims description 3
- 238000010438 heat treatment Methods 0.000 claims description 3
- 229920002312 polyamide-imide Polymers 0.000 claims description 3
- 239000011248 coating agent Substances 0.000 claims description 2
- 238000000576 coating method Methods 0.000 claims description 2
- 238000001039 wet etching Methods 0.000 claims description 2
- 238000001312 dry etching Methods 0.000 claims 1
- 238000001035 drying Methods 0.000 claims 1
- 229920005575 poly(amic acid) Polymers 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- OAKJQQAXSVQMHS-UHFFFAOYSA-N Hydrazine Chemical compound NN OAKJQQAXSVQMHS-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Description
【発明の詳細な説明】
本発明は混成集積回路に使用される絶縁基板の
製造方法に関するもので、更に詳細に説明すると
アルミナセラミツク基板上に複数個の薄膜コンデ
ンサを形成する為の平滑層の形成方法に関するも
のである。
製造方法に関するもので、更に詳細に説明すると
アルミナセラミツク基板上に複数個の薄膜コンデ
ンサを形成する為の平滑層の形成方法に関するも
のである。
タンタル系の混成集積回路は薄膜抵抗、薄膜コ
ンデンサ等の構成素子の特性が優れ、更に回路の
安定性、信頼性も優れている為に広く使われるよ
うになつた。この混成集積回路に使われる基本材
料の一つである基板について、コンデンサー部に
平滑層を得る為に、従来では特に部分グレーズド
セラミツク基板が使われてきた。しかしこれらの
基板は周知の通り平滑層であるグレーズパターン
は(1)グレーズ材料の特性から、(2)スクリーン印刷
をもちいて形成する等により、所望なパターン精
度を再現よく得ることは困難であつた。その為、
従来技術で得られた部分アルミナセラミツク基板
上では回路の高密度化には限界があり、小型化の
妨げとなつていた。しかし従来方法でもグレーズ
層の厚みを薄くすればパターン精度は改良される
が、充分な平滑性が得られず信頼性の点で懸念が
あつた。
ンデンサ等の構成素子の特性が優れ、更に回路の
安定性、信頼性も優れている為に広く使われるよ
うになつた。この混成集積回路に使われる基本材
料の一つである基板について、コンデンサー部に
平滑層を得る為に、従来では特に部分グレーズド
セラミツク基板が使われてきた。しかしこれらの
基板は周知の通り平滑層であるグレーズパターン
は(1)グレーズ材料の特性から、(2)スクリーン印刷
をもちいて形成する等により、所望なパターン精
度を再現よく得ることは困難であつた。その為、
従来技術で得られた部分アルミナセラミツク基板
上では回路の高密度化には限界があり、小型化の
妨げとなつていた。しかし従来方法でもグレーズ
層の厚みを薄くすればパターン精度は改良される
が、充分な平滑性が得られず信頼性の点で懸念が
あつた。
本発明はこのような欠点を解決したもので、表
面が粗なアルミナセラミツク基板上に部分的に平
滑層を得る為に従来から使用されているグレーズ
材にかわつてポリイミド層で構成される基板の製
造方法を提供するもので、アルミナセラミツク基
板上にポリイミド又はポリアミド−イミド化合物
層を選択的に形成せしめた後、300乃至500℃中で
熱処理を行なうことを特徴とする。
面が粗なアルミナセラミツク基板上に部分的に平
滑層を得る為に従来から使用されているグレーズ
材にかわつてポリイミド層で構成される基板の製
造方法を提供するもので、アルミナセラミツク基
板上にポリイミド又はポリアミド−イミド化合物
層を選択的に形成せしめた後、300乃至500℃中で
熱処理を行なうことを特徴とする。
以下に本発明の方法を第１図乃至第４図をもち
いて説明する。
いて説明する。
実施例 １
まず、充分に洗浄された市販アルミナセラミツ
ク基板１上にポリイミド層２を形成する（第１図
乃至第２図）。ポリイミド層２を前記アルミナセ
ラミツク基板上に形成するには、ポリイミド樹脂
たとへばトレニース＃2000（東レ製）、ポリアミツ
ク酸（Du Pont製）をそのまま塗布し、150℃で
１時間乾燥させ半硬化状のポリイミド層を形成す
る。前記ポリイミド層の膜厚は最初のポリアミツ
ク酸の膜厚で決定され、ポリアミド酸の粘度とス
ピンナ回転数及び塗布回数で決まる。20μｍの膜
厚のポリイミド層を得る為には例えばポリアミツ
ク酸（50ボイズ）を4000rpmの回転数で塗布すれ
ばよい。
ク基板１上にポリイミド層２を形成する（第１図
乃至第２図）。ポリイミド層２を前記アルミナセ
ラミツク基板上に形成するには、ポリイミド樹脂
たとへばトレニース＃2000（東レ製）、ポリアミツ
ク酸（Du Pont製）をそのまま塗布し、150℃で
１時間乾燥させ半硬化状のポリイミド層を形成す
る。前記ポリイミド層の膜厚は最初のポリアミツ
ク酸の膜厚で決定され、ポリアミド酸の粘度とス
ピンナ回転数及び塗布回数で決まる。20μｍの膜
厚のポリイミド層を得る為には例えばポリアミツ
ク酸（50ボイズ）を4000rpmの回転数で塗布すれ
ばよい。
次に前記半硬化状のポリイミド層を所定のパタ
ーンにする為に公知の通りホトレジスト膜例えば
KMER（イーストマン・コダツク社）３を塗布し
所望のパターンに露光、現像する。次に露出した
不用なポリイミド層をヒドラジンを用いてエツチ
ング除去する（第３図）。次にレジスト剥離剤で
前記KMERを除去した後、熱処理炉で400℃60分
間のキユアーを行なう（第４図）。
ーンにする為に公知の通りホトレジスト膜例えば
KMER（イーストマン・コダツク社）３を塗布し
所望のパターンに露光、現像する。次に露出した
不用なポリイミド層をヒドラジンを用いてエツチ
ング除去する（第３図）。次にレジスト剥離剤で
前記KMERを除去した後、熱処理炉で400℃60分
間のキユアーを行なう（第４図）。
実施例 ２
実施例１のポリイミド層を湿式で選択的にエツ
チング除去する替りに、酸素ガス雰囲気を使用し
てスパツタ室でポリイミド層をプラズマ食刻して
もよい。
チング除去する替りに、酸素ガス雰囲気を使用し
てスパツタ室でポリイミド層をプラズマ食刻して
もよい。
以上実施例で説明した様にポリイミド層を選択
的にエツチングした後にポリイミド層を熱処理炉
中で400℃60分熱処理することにより、混成薄膜
集積回路の製造下で必要な耐熱性は得られる。又
更に平滑層は通常のホトエツチング技術で容易に
得られる為、パターンの精度は極めて向上する。
従つてパターン設計の際に設計余裕度が向上する
為、パターンの高密度化がはかれ、回路の小形化
が達成される。
的にエツチングした後にポリイミド層を熱処理炉
中で400℃60分熱処理することにより、混成薄膜
集積回路の製造下で必要な耐熱性は得られる。又
更に平滑層は通常のホトエツチング技術で容易に
得られる為、パターンの精度は極めて向上する。
従つてパターン設計の際に設計余裕度が向上する
為、パターンの高密度化がはかれ、回路の小形化
が達成される。
又本発明の方法に記載されている平滑層はポリ
イミドのみに限定されるものではなく、ポリアミ
ド−イミドの化合物であつても同様な効果が得ら
れる。
イミドのみに限定されるものではなく、ポリアミ
ド−イミドの化合物であつても同様な効果が得ら
れる。
第１図乃至第４図は本発明の方法の実施例を説
明する為の混成薄膜集積回路用基板の製造工程の
断面側面図である。 １……アルミナセラミツク基板、２……ポリイ
ミド層、３……ホトレジスト膜。
明する為の混成薄膜集積回路用基板の製造工程の
断面側面図である。 １……アルミナセラミツク基板、２……ポリイ
ミド層、３……ホトレジスト膜。
Claims (1)
- １ アルミナセラミツク基板上にポリイミド又は
ポリアミド−イミド化合物層を塗布した後乾燥さ
せ、前記層上にホトレジスト膜を塗布して所定の
パターンのホトレジスト膜を形成し、このホトレ
ジスト膜が形成されてない層部分を湿式又は乾式
蝕刻法により選択的に除去し、前記ホトレジスト
膜を除去した後、300乃至500℃中で熱処理を行な
うことを特徴とする混成薄膜集積回路用基板の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11333979A JPS5637692A (en) | 1979-09-04 | 1979-09-04 | Method of manufacturing hybrid thin film integrated circuit board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11333979A JPS5637692A (en) | 1979-09-04 | 1979-09-04 | Method of manufacturing hybrid thin film integrated circuit board |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5637692A JPS5637692A (en) | 1981-04-11 |
| JPH0114718B2 true JPH0114718B2 (ja) | 1989-03-14 |
Family
ID=14609731
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11333979A Granted JPS5637692A (en) | 1979-09-04 | 1979-09-04 | Method of manufacturing hybrid thin film integrated circuit board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5637692A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01125966A (ja) * | 1987-11-11 | 1989-05-18 | Fujitsu Ltd | 薄膜回路基板の製造方法 |
| KR0155186B1 (ko) * | 1992-05-26 | 1998-12-15 | 키무라 미치오 | 세라믹 기판과 그 제조방법 및 세라믹 흡착기판을 사용한 박판흡착장치 |
| EP1170797A3 (en) * | 2000-07-04 | 2005-05-25 | Alps Electric Co., Ltd. | Thin-film capacitor element and electronic circuit board on which thin-film capacitor element is formed |
-
1979
- 1979-09-04 JP JP11333979A patent/JPS5637692A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5637692A (en) | 1981-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3110092B2 (ja) | 磁気ヘッド用スライダーの製造方法 | |
| US4963512A (en) | Method for forming conductor layers and method for fabricating multilayer substrates | |
| JPH07120647B2 (ja) | 基板上に配線を形成する方法およびリフトオフ膜 | |
| JPH0114718B2 (ja) | ||
| JPH0653660A (ja) | 配線層の平坦化方法 | |
| JPH0143450B2 (ja) | ||
| JPH0139236B2 (ja) | ||
| JPS625356B2 (ja) | ||
| JPH0447886B2 (ja) | ||
| JP2644847B2 (ja) | 多層配線基板及びその製造方法 | |
| JP2778885B2 (ja) | 多層回路基板及びその製造方法 | |
| JP2514020B2 (ja) | 配線基板 | |
| JPH02262393A (ja) | 回路パターンの形成方法 | |
| JPH058856B2 (ja) | ||
| JP2755019B2 (ja) | 多層配線基板の製造方法 | |
| JPS5986292A (ja) | セラミツク多層配線基板の製造方法 | |
| JPS6140004A (ja) | 抵抗器のパタ−ン形成方法 | |
| JPS60154623A (ja) | 半導体装置の製造方法 | |
| JPH01128528A (ja) | 配線パターンの形成方法 | |
| JPH0821574B2 (ja) | パタ−ン形成方法 | |
| JPH07105595B2 (ja) | 絶縁層の形成方法 | |
| JPS6260224A (ja) | レジスト膜のドライエツチング方法 | |
| JPS61154148A (ja) | 半導体装置の製造方法 | |
| Watanabe et al. | Thick-film fine pattern formation by a photolithographic process | |
| JPS5819158B2 (ja) | 高密度多層配線基板の製造方法 |