JPH01147828A - 多層半導体基板の製造方法 - Google Patents

多層半導体基板の製造方法

Info

Publication number
JPH01147828A
JPH01147828A JP62305892A JP30589287A JPH01147828A JP H01147828 A JPH01147828 A JP H01147828A JP 62305892 A JP62305892 A JP 62305892A JP 30589287 A JP30589287 A JP 30589287A JP H01147828 A JPH01147828 A JP H01147828A
Authority
JP
Japan
Prior art keywords
opening
insulating film
semiconductor substrate
film
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62305892A
Other languages
English (en)
Other versions
JPH0693429B2 (ja
Inventor
Kazuyuki Sugahara
和之 須賀原
Shigeru Kusunoki
茂 楠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology
Original Assignee
Agency of Industrial Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agency of Industrial Science and Technology filed Critical Agency of Industrial Science and Technology
Priority to JP62305892A priority Critical patent/JPH0693429B2/ja
Publication of JPH01147828A publication Critical patent/JPH01147828A/ja
Publication of JPH0693429B2 publication Critical patent/JPH0693429B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は半導体基板の製造方法に関し、特に絶縁体上
に形成された単結晶半導体基板上にトランジスタ等の回
路素子を形成する半導体基板の製造方法に関するもので
ある。
[従来の技術] 半導体装置の高性能化のため回路素子を誘電体で分離し
て浮遊容量の少ない半導体集積回路を製造する試み、ま
たは回路素子を立体的に積層するいわゆる3次元回路素
子を製造する試みがなされており、その一方法として絶
縁層上に非単結晶の半導体層を形成し、これをレーザ光
などのエネルギ線を照射することによって表面層のみを
加熱し、単結晶の半導体層を形成する方法がある。この
際絶縁体に部分的に半導体ill結晶基板に達する開口
部を設けておき、非単結晶の半導体層の溶融を開口部の
単結晶半導体基板の表面にまで及ばせることにより、非
単結晶の半導体層を基板単結晶と同一の結晶軸をもった
単結晶にすることが試みられている。
第4図は従来のエネルギ線を照射する直前の結晶基板の
平面図であり、第5図は第4図の■−■断面図である。
以下、両図を参照してその構成について説明する。
まず、111結晶よりなるシリコン基板1上に二酸化シ
リコンよりなる酸化膜2が厚さ1μmで形成され、所定
位置にシリコン基板1に達する開口3が設けられる。開
口3内部を含み、酸化膜2上に化学的気相成長法(CV
D法)で0.5μmの厚さに多結晶シリコン5を堆積さ
せ、その上にやはりCVD法で10OAの厚さに酸化膜
6を堆積させる。さらに酸化膜6上には開口部3上方位
置にCVD法で50OAの厚さにストライプ状の窒化膜
7が堆積される。また窒化膜7に挾まれた酸化膜6上に
は、同じ< CVD法で500Aの厚さの窒化膜12が
幅5μm1間隔10μmで形成される。ここで、開口3
は通常スクライブ線と呼ばれ幅100ないし200μm
、長さ10〜20mmで半導体集積回路のチップを分断
するための領域として設けられている。
第6図はエネルギ線の照射時における半導体基板の断面
図である。
以下、図を参照して照射状態について説明する。
第5図のような構造の基板に連続発振のアルゴンレーザ
光9を100μmに絞って走査速度25cm/sで走査
しながら照射し、多結晶シリコン5を溶融させる。溶融
された溶融シリコン10の固化再結晶化は開口3の単結
晶のシリコン基板1から酸化膜2上の多結晶シリコン5
に向かって起こり、酸化膜2上の多結晶シリコン5はレ
ーザ光の照射が終了すると基板単結晶シリコンと同一の
結晶軸を持った単結晶化シリコン11になる。この際、
開口3上の窒化膜7はレーザ光照射時にレーザ光の反射
防止膜として働き、酸化膜2より熱拡散が大きい開口3
中の多結晶シリコンの温度下降を防ぐために設けられて
いる。さらに、酸化膜21−の多結晶シリコン5−Lに
設けられたストライプ状の窒化膜12は、レーザ光照射
時の多結晶シリコン5の横方向温度分布を制御し、単結
晶成長がチップ全体に続くように設けられており、その
再結晶化の機構については特願昭61−048468に
詳細に述べられている。また、酸化膜6はレーザ光照射
時に溶融した溶融シリフン10中へ窒化膜7,12中の
窒素が混入しないための混入阻止膜として設けられてい
る。レーザ光照射が終了し、チップ内の多結晶シリコン
5が単結晶化した後、窒化膜7.12および酸化膜6は
除去された後は通常の集積回路製造プロセスによって酸
化膜2上の単結晶化シリコン11に回路素子が形成され
る。全プロセス終了後に半導体基板は開口3に沿って分
断(スクライブ)され、10〜20m・m角の半導体集
積回路のチップが完成する。したがって、開口3は酸化
膜2」二に単結晶シリコン基板1と同じ結晶軸を持った
ilj結晶化シリコン11を製造する役割と、全プロセ
ス終了後集積回路チップを分断するためのスクライブ線
としての役割を持っている。
[発明が解決しようとする問題点] 上記のような従来の製造方法においては、開口3が直線
上に大きな領域にわたって形成されていた。したがって
開口3中の多結晶シリコン5と酸化膜2上の多結晶シリ
コン5の溶融時の温度分布が違う(酸化膜2上の多結晶
シリコン5の温度が高い)ため、溶融シリコン10の粘
度は酸化膜2上の方が小さくなる。そのため酸化膜2.
6との界面Cと働く表面張力により、開口3端に接する
酸化膜2上の多結晶シリコン5は再結晶化時(単結晶化
時)にその膜厚が薄くなってしまう。
第7図はこの状態を示した半導体基板の断面図である。
図に示すように開口3端部の酸化膜2上の多結晶シリコ
ン5は凹んで四部15となり、その凹んだ部分は走査下
流側の開口3端部の酸化膜21−の11t結晶化シリコ
ン11を膨れさせて凸部16を生じさせる。場合によっ
てはこの凹みがさらに進み開口3端での単結晶化シリコ
ン11が、溶融時の溶融シリコン10の移動により消滅
(膜厚が0になる)してしまうという問題点があった。
この問題は開口3と酸化膜2上での多結晶シリコン5の
溶融時の温度を均一にすれば解決されることは明白であ
るが、事実工種々の構造において温度を均一にすること
はコストの問題上困難であった。このようにスクライブ
線としての1辺5μm以上の長方形(直線状)の開口3
の周辺の単結晶化シリコン11は再結晶化後必ず膜厚が
減少し、他方端でその凸部を生じてしまうのである。
この発明は上記のような問題点を解決するためになされ
たもので、単結晶半導体基板上に絶縁膜を介してlit
結晶の半導体層を膜厚の減少なしに得ることを目的とす
る。
[問題点を解決するための手段] この発明に係る多層半導体基板の製造方法は、熱エネル
ギを走査して与えて非単結晶の半導体層を溶融させる際
、絶縁膜に形成された開口の熱エネルギの走査下流側で
あって所定範囲の絶縁膜上の半導体層だけを溶融させな
いものである。
[作用〕 この発明においては開口の熱エネルギの走査下流側の半
導体層を溶融させないので、この部分を凹ませるとなく
再結晶化後の単結晶化した半導体層の膜厚変化を抑える
。
[実施例] 第1A図〜第1F図はこの発明の一実施例における製造
方法を示す概略工程断面図であり、第2図はエネルギ線
照射時の第1D図に対応する半導体基板の・[也面図で
ある。
以下、これらの図を参照してこの製造方法について説明
する。
まず、単結晶よりなるシリコン基板1にに厚さ1μmの
二酸化シリコンよりなる酸化膜2を形成しく第1A図参
照)、これをパターニングすることによってシリコン基
板1に達する開口3.4を形成する。ここで開口3はス
クライブ線(幅100〜200μm、長さ10〜20m
m)として用いるものであり、開口4は後工程での多結
晶半導体層の単結晶化時の種付用として用いられるもの
である。したがって、非単結晶の半導体層を単結晶シリ
コン基板と同一の結晶軸を持った単結晶とするまでもな
い場合は開口4を形成しなくてもよい(第1B図参照)
。
開口3,4内部を含み、酸化膜2上にCVD法で多結晶
シリコンを厚さ0,5μmに堆積させ、さらにその」二
に同じ<CVD法で酸化膜6を厚さ100Aに堆積させ
る(第1C図参照)。
続いて、酸化膜6上にCVD法で窒化膜を堆積し、これ
をパターニングすることによって開口3゜4のそれぞれ
上方に対応する位置に厚さ500Aのストライプ状およ
び矩形状の窒化膜7,8を形成する(第1D図参照)。
第1D図の状態の平面図を示したのが第2図である(第
1D図は第2図のx−x’断面図である)が、第2図に
示すように窒化膜7で囲まれた酸化膜6上の領域には、
さらにストライブ状の窒化膜12が所定間隔で設けられ
ている。この窒化膜12はレーザ光照射時の多結晶シリ
コン5の横方向(レーザ走査方向)の温度分布を制御し
て、単結晶成長がチップ全体に続くように機能するのは
従来例と同じであるが、この発明では図面において左側
の窒化膜7の右側で20μmの範囲で窒化膜12が設け
られていない。
このような構成の半導体基板の、上方からビーム径10
0μmのアルゴンレーザ光9を第2図のX−X′の方向
に走査しながら照射する。するとまず最初にX側の開口
3の多結晶シリコン5が溶融して溶融シリコン10とな
る。しかしその右側の酸化膜2の上の窒化膜12が形成
されていない多結晶シリコン5はレーザ光が照射されて
いてもその反射率が高いため(波長4880Aのレーザ
光に対して酸化膜100Aのみの場合の反射率は約38
%、窒化膜50OA/酸化膜100Aの場合の反射率は
0. 2%)溶融しない。したがって、表面張力等の力
が働かないため開口3の右端での多結晶シリコン5の膜
厚の減少は起こらない。次にレーザ光は開口4の上を照
射することになるが、開口4は1辺5μmの正方形でか
つ離散的に設けられているので、多結晶シリコン5の溶
融時の温度の不均一性は小さい開口4周辺に限定される
。
このため、開口4の周辺での再結晶化後の単結晶化シリ
コン11の膜厚の減少は低減されてかつ再結晶化後の単
結晶化シリコン11の結晶軸を単結晶シリコン基板1と
同一にすることができる(第1E図参照)。
レーザ光照射が終了した後には窒化膜7,8゜12およ
び酸化膜6を除去し、単結晶化シリコン11−1xに通
常の集積回路の製造プロセスによって回路素子を形成す
ることができる(第1F図参照)なお、1−記実施例で
は、スクライブ線に相当する開口3端部の多結晶シリコ
ンを溶融させないようにしたが、直線状の開口部であっ
てエネルギ線の走査進行方向の端の辺の長さが(走査方
向に対して直角)j向)5μm以上ある開口部であれば
その目的(スクライブ線またはアライメントマークなど
)を問わず同様に適用することができる。
また、上記実施例では、開口3の端部の多結晶シリコン
を溶融させないためにその上方に窒化膜12を形成しな
いようにしたが、レーザ光の照射強度を変化させること
によってその部分のみ溶融させないとすることでも同様
の効果を奏する。
また、」二記実施例では、開口3上に窒化膜7を設けて
多結晶シリコン5を溶融するようにしたが、その必要が
なければ直線状の開口3゛の多結晶シリコンを溶融させ
なくてもよい。
さらに、1−記実施例では、酸化膜2の下にデバイスが
形成されていない例を示したが、デバイスが形成されて
いても同様の効果を奏する。
第3図は他の実施例としてこのような構成を示す概略断
面図である。
図において、シリコン基板1上にゲート電極13や配線
14等により構成されたデバイスが酸化膜2に覆われて
おり、その上に多結晶シリコン5、さらに酸化膜6が形
成されている。レーザ光の照射要領等は上記実施例と同
様である。
[発明の効果コ 以上のようにこの発明によれば、開口の熱エネルギの走
査下流側の所定範囲の非単結晶の甲導体層を溶融しない
ようにしたので、熱エネルギ走査後の単結晶化した半導
体層が膜厚の凹凸なしに絶縁体1−に得られる効果があ
る。
【図面の簡単な説明】
第1A図〜第1F図はこの発明の一実施例における製造
方法を示す概略工程断面図、第2図は第1D図に対応す
る平面図(第1D図は第2図のX−X′断面図)、第3
図はこの発明の他の実施例におけるエネルギ線照射時の
概略断面図である。 第4図〜第7図はすべて従来例を示すものであり、第4
図はエネルギ線照射前の半導体基板の平面図、第5図は
第4図のV−■断面図、第6図はエネルギ線照射時の半
導体基板の断面図、第7図はエネルギ線照射後の半導体
層の状態を示した半導体基板の断面図である。 図において、1はシリコン基板、2は酸化膜、3.4は
開口、5は多結晶シリコン、6は酸化膜、7は窒化膜、
9はレーザ光、10は溶融シリコン、11は単結晶化シ
リコン、12は窒化膜である。 なお、各図中、同一符号は同一または相当部分を示す。 特許出願人 工業技術院長 飯 塚 幸 三第1A図 第3圀 第4図 85図 第6図 萬ワ唄

Claims (7)

    【特許請求の範囲】
  1. (1)主面を有する単結晶からなる半導体基板を準備す
    る工程と、前記半導体基板の前記主面上に第1の絶縁膜
    を形成する工程と、前記第1の絶縁膜の所定の位置に前
    記半導体基板に達する所定の大きさの第1の開口を形成
    する工程と、前記第1の開口内部を含み、前記第1の絶
    縁膜上に非単結晶からなる半導体層を形成する工程と、
    前記半導体層上に第2の絶縁膜を形成する工程と、前記
    第1の開口を横断する方向に走査して、走査下流側の前
    記第1の開口に接した所定範囲の前記第1の絶縁膜上の
    領域の前記半導体層を除く前記半導体層を溶融するよう
    に熱エネルギを与え、溶融した前記半導体層を単結晶化
    する工程と、前記第2の絶縁膜を除去する工程とを備え
    た、多層半導体基板の製造方法。
  2. (2)前記第1の開口を形成する工程は、前記熱エネル
    ギの走査下流側の前記所定範囲を除いた前記第1の絶縁
    膜に前記半導体基板に達する第2の開口を形成する工程
    を含み、前記半導体層が前記第2の開口内部にも形成さ
    れる、特許請求の範囲第1項記載の多層半導体基板の製
    造方法。
  3. (3)前記第1の開口上方の前記第2の絶縁膜上に前記
    第1の開口の大きさに対応した第1の窒化膜を形成する
    工程と、 前記第1の絶縁膜上方の前記第2の絶縁膜上に、前記熱
    エネルギの走査方向に沿ったストライプ状の第2の窒化
    膜を形成する工程とをさらに備え、前記第2の窒化膜は
    、前記所定範囲の前記第1の絶縁膜の一部上の前記半導
    体上方には形成されない、特許請求の範囲第1項または
    第2項記載の多層半導体基板の製造方法。
  4. (4)前記半導体基板はシリコン基板であり、前記半導
    体層は多結晶シリコンであり、前記第1および第2の絶
    縁膜は二酸化シリコンである、特許請求の範囲第1項、
    第2項または第3項記載の多層半導体基板の製造方法。
  5. (5)前記熱エネルギは、エネルギ線の照射によって発
    生する、特許請求の範囲第1項ないし第4項のいずれか
    に記載の多層半導体基板の製造方法。
  6. (6)前記エネルギ線は、連続発振のアルゴンレーザ光
    である、特許請求の範囲第5項記載の多層半導体基板の
    製造方法。
  7. (7)前記第1の開口はエネルギの走査方向に対して直
    角方向に5μm以上の長さを有する、特許請求の範囲第
    1項ないし第6項のいずれかに記載の多層半導体基板の
    製造方法。
JP62305892A 1987-12-04 1987-12-04 多層半導体基板の製造方法 Expired - Lifetime JPH0693429B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62305892A JPH0693429B2 (ja) 1987-12-04 1987-12-04 多層半導体基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62305892A JPH0693429B2 (ja) 1987-12-04 1987-12-04 多層半導体基板の製造方法

Publications (2)

Publication Number Publication Date
JPH01147828A true JPH01147828A (ja) 1989-06-09
JPH0693429B2 JPH0693429B2 (ja) 1994-11-16

Family

ID=17950565

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62305892A Expired - Lifetime JPH0693429B2 (ja) 1987-12-04 1987-12-04 多層半導体基板の製造方法

Country Status (1)

Country Link
JP (1) JPH0693429B2 (ja)

Also Published As

Publication number Publication date
JPH0693429B2 (ja) 1994-11-16

Similar Documents

Publication Publication Date Title
US5061655A (en) Method of producing SOI structures
JPS6281709A (ja) 半導体装置の製造方法
JPS59195871A (ja) Mos電界効果トランジスタの製造方法
JPS6339092B2 (ja)
JPS62206816A (ja) 半導体結晶層の製造方法
JPS63102265A (ja) 半導体装置の製造方法
JPS62160712A (ja) 半導体装置の製造方法
KR100250182B1 (ko) 반도체결정의 형성방법 및 반도체소자
JPH01147826A (ja) 多層半導体基板の製造方法
JP2817613B2 (ja) 結晶シリコン膜の形成方法
JPH0693429B2 (ja) 多層半導体基板の製造方法
JPS6342417B2 (ja)
JPS5825220A (ja) 半導体基体の製作方法
JPS5928328A (ja) 半導体装置の製造方法
JPH0652712B2 (ja) 半導体装置
JPH06140324A (ja) 半導体薄膜の結晶化方法
JP2003309068A (ja) 半導体膜の形成方法および半導体膜、並びに半導体装置の製造方法および半導体装置
JPS62250629A (ja) 半導体装置の製造方法
JPH03284831A (ja) 半導体薄膜の形成方法
JPS5939023A (ja) 半導体薄膜の製造方法
JPH02123733A (ja) 半導体装置の製造方法
JPS60117611A (ja) 半導体装置の製造方法
JPH0410212B2 (ja)
JPS6149411A (ja) シリコン膜の単結晶化方法
JPH027414A (ja) Soi薄膜形成方法

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term