JPH0693429B2 - 多層半導体基板の製造方法 - Google Patents
多層半導体基板の製造方法Info
- Publication number
- JPH0693429B2 JPH0693429B2 JP62305892A JP30589287A JPH0693429B2 JP H0693429 B2 JPH0693429 B2 JP H0693429B2 JP 62305892 A JP62305892 A JP 62305892A JP 30589287 A JP30589287 A JP 30589287A JP H0693429 B2 JPH0693429 B2 JP H0693429B2
- Authority
- JP
- Japan
- Prior art keywords
- opening
- semiconductor substrate
- forming
- insulating film
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 55
- 239000000758 substrate Substances 0.000 title claims description 43
- 238000004519 manufacturing process Methods 0.000 title claims description 19
- 238000000034 method Methods 0.000 title claims description 16
- 239000013078 crystal Substances 0.000 claims description 28
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 27
- 150000004767 nitrides Chemical class 0.000 claims description 24
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 19
- 229910052710 silicon Inorganic materials 0.000 claims description 19
- 239000010703 silicon Substances 0.000 claims description 19
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052786 argon Inorganic materials 0.000 claims description 3
- 235000012239 silicon dioxide Nutrition 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 16
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 9
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 238000001953 recrystallisation Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 230000008018 melting Effects 0.000 description 4
- 238000002844 melting Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 238000009826 distribution Methods 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 238000002425 crystallisation Methods 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 238000002156 mixing Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Landscapes
- Recrystallisation Techniques (AREA)
Description
【発明の詳細な説明】 [産業上の利用分野] この発明は半導体基板の製造方法に関し、特に絶縁体上
に形成された単結晶半導体基板上にトランジスタ等の回
路素子を形成する半導体基板の製造方法に関するもので
ある。
に形成された単結晶半導体基板上にトランジスタ等の回
路素子を形成する半導体基板の製造方法に関するもので
ある。
[従来の技術] 半導体装置の高性能化のため回路素子を誘導体で分離し
て浮遊容量の少ない半導体集積回路を製造する試み、ま
た回路素子を立体的に積層するいわゆる3次元回路素子
を製造する試みがなされており、その一方法として絶縁
層上に非単結晶の半導体層を形成し、これをレーザ光な
どのエネルギ線を照射することによって表面層のみを加
熱し、単結晶の半導体層を形成する方法がある。この際
絶縁体に部分的に半導体単結晶基板に達する開口部を設
けておき、非単結晶の半導体層の溶融を開口部の単結晶
半導体基板の表面にまで及ばせることにより、非単結晶
の半導体層を基板単結晶と同一の結晶軸をもった単結晶
にすることが試みられている。
て浮遊容量の少ない半導体集積回路を製造する試み、ま
た回路素子を立体的に積層するいわゆる3次元回路素子
を製造する試みがなされており、その一方法として絶縁
層上に非単結晶の半導体層を形成し、これをレーザ光な
どのエネルギ線を照射することによって表面層のみを加
熱し、単結晶の半導体層を形成する方法がある。この際
絶縁体に部分的に半導体単結晶基板に達する開口部を設
けておき、非単結晶の半導体層の溶融を開口部の単結晶
半導体基板の表面にまで及ばせることにより、非単結晶
の半導体層を基板単結晶と同一の結晶軸をもった単結晶
にすることが試みられている。
第4図は従来のエネルギ線を照射する直前の結晶基板の
平面図であり、第5図は第4図のV−V断面図である。
平面図であり、第5図は第4図のV−V断面図である。
以下、両図を参照してその構成について説明する。
まず、単結晶よりなるシリコン基板1上に二酸化シリコ
ンよりなる酸化膜2が厚さ1μmで形成され、所定位置
にシリコン基板1に達する開口3が設けられる。開口3
内部を含み、酸化膜2上に化学的気相成長法(CVD法)
で0.5μmの厚さに多結晶シリコン5を堆積させ、その
上にやはりCVD法で100Åの厚さに酸化膜6を堆積させ
る。さらに酸化膜6上には開口3上方位置にCVD法で500
Åの厚さにストライプ状に窒化膜7が堆積される。また
窒化膜7に挾まれた酸化膜6上には、同じくCVD法で500
Åの厚さの窒化膜12が幅5μm、間隔10μmで形成され
る。ここで、開口3は通常スクライブ線と呼ばれ幅100
ないし200μm、長さ10〜20mmで半導体集積回路のチッ
プを分断するための領域として設けられている。
ンよりなる酸化膜2が厚さ1μmで形成され、所定位置
にシリコン基板1に達する開口3が設けられる。開口3
内部を含み、酸化膜2上に化学的気相成長法(CVD法)
で0.5μmの厚さに多結晶シリコン5を堆積させ、その
上にやはりCVD法で100Åの厚さに酸化膜6を堆積させ
る。さらに酸化膜6上には開口3上方位置にCVD法で500
Åの厚さにストライプ状に窒化膜7が堆積される。また
窒化膜7に挾まれた酸化膜6上には、同じくCVD法で500
Åの厚さの窒化膜12が幅5μm、間隔10μmで形成され
る。ここで、開口3は通常スクライブ線と呼ばれ幅100
ないし200μm、長さ10〜20mmで半導体集積回路のチッ
プを分断するための領域として設けられている。
第6図はエネルギ線の照射時における半導体基板の断面
図である。
図である。
以下、図を参照して照射状態について説明する。
第5図のような構造の基板に連続発振のアルゴンレーザ
光9を100μmに絞って走査速度25cm/sで走査しながら
照射し、多結晶シリコン5を溶融させる。溶融された溶
融シリコン10の固化再結晶化は、開口3の単結晶のシリ
コン基板1から酸化膜2上の多結晶シリコン5に向かっ
て起こり、酸化膜2上の多結晶シリコン5はレーザ光の
照射が終了すると基板単結晶シリコンと同一の結晶軸を
持った単結晶化シリコン11になる。この際、開口3上の
窒化膜7はレーザ光照射時にレーザ光の反射防止膜とし
ては働き、酸化膜2より熱拡散が大きい開口3中の多結
晶シリコンの温度下降を防ぐために設けられている。さ
らに、酸化膜2上の多結晶シリコン5上に設けられたス
トライプ状の窒化膜12は、レーザ光照射時の多結晶シリ
コン5の横方向温度分布を制御し、単結晶成長がチップ
全体に続くように設けられており、その再結晶化の機構
については特願昭61−048468に詳細に述べられている。
また酸化膜6はレーザ光照射時に溶融した溶融シリコン
10中へ窒化膜7,12中の窒素が混入しないための混入阻止
膜として設けられている。レーザ光照射が終了し、チッ
プ内の多結晶シリコン5が単結晶化した後、窒化膜7,12
および酸化膜6は除去された後は通常の集積回路製造プ
ロセスによって酸化膜2上の単結晶化シリコン11上に回
路素子が形成される。全プロセス終了後に半導体基板は
開口3に沿って分断(スクライブ)され、10〜20mm角の
半導体集積回路のチップが完成する。したがって、開口
3は酸化膜2上に単結晶シリコン基板1と同じ結晶軸を
持った単結晶化シリコン11を製造する役割と、全プロセ
ス終了後集積回路チップを分断するためのスクライブ線
としての役割を持っている。
光9を100μmに絞って走査速度25cm/sで走査しながら
照射し、多結晶シリコン5を溶融させる。溶融された溶
融シリコン10の固化再結晶化は、開口3の単結晶のシリ
コン基板1から酸化膜2上の多結晶シリコン5に向かっ
て起こり、酸化膜2上の多結晶シリコン5はレーザ光の
照射が終了すると基板単結晶シリコンと同一の結晶軸を
持った単結晶化シリコン11になる。この際、開口3上の
窒化膜7はレーザ光照射時にレーザ光の反射防止膜とし
ては働き、酸化膜2より熱拡散が大きい開口3中の多結
晶シリコンの温度下降を防ぐために設けられている。さ
らに、酸化膜2上の多結晶シリコン5上に設けられたス
トライプ状の窒化膜12は、レーザ光照射時の多結晶シリ
コン5の横方向温度分布を制御し、単結晶成長がチップ
全体に続くように設けられており、その再結晶化の機構
については特願昭61−048468に詳細に述べられている。
また酸化膜6はレーザ光照射時に溶融した溶融シリコン
10中へ窒化膜7,12中の窒素が混入しないための混入阻止
膜として設けられている。レーザ光照射が終了し、チッ
プ内の多結晶シリコン5が単結晶化した後、窒化膜7,12
および酸化膜6は除去された後は通常の集積回路製造プ
ロセスによって酸化膜2上の単結晶化シリコン11上に回
路素子が形成される。全プロセス終了後に半導体基板は
開口3に沿って分断(スクライブ)され、10〜20mm角の
半導体集積回路のチップが完成する。したがって、開口
3は酸化膜2上に単結晶シリコン基板1と同じ結晶軸を
持った単結晶化シリコン11を製造する役割と、全プロセ
ス終了後集積回路チップを分断するためのスクライブ線
としての役割を持っている。
[発明が解決しようとする問題点] 上記のような従来の製造方法においては、開口3が直線
上に大きな領域にわたって形成されている。したがって
開口3中の多結晶シリコン5と酸化膜2上の多結晶シリ
コン5の溶融時の温度分布が違う(酸化膜2上の多結晶
シリコン5の温度が高い)ため、溶融シリコン10の粘度
は酸化膜2上の方が小さくなる。そのため酸化膜2,6と
の界面に働く表面張力により、開口3端に接する酸化膜
2上の多結晶シリコン5は再結晶化時(単結晶化時)に
その膜厚が薄くなってしまう。
上に大きな領域にわたって形成されている。したがって
開口3中の多結晶シリコン5と酸化膜2上の多結晶シリ
コン5の溶融時の温度分布が違う(酸化膜2上の多結晶
シリコン5の温度が高い)ため、溶融シリコン10の粘度
は酸化膜2上の方が小さくなる。そのため酸化膜2,6と
の界面に働く表面張力により、開口3端に接する酸化膜
2上の多結晶シリコン5は再結晶化時(単結晶化時)に
その膜厚が薄くなってしまう。
第7図はこの状態を示した半導体基板の断面図である。
図に示すように開口3端部の酸化膜2上の多結晶シリコ
ン5は凹んで凹部15となり、その凹んだ部分は走査下流
側の開口3端部の酸化膜2上の単結晶化シリコン11を膨
れさせて凸部16を生じさせる。場合によってはこの凹み
がさらに進み開口3端での単結晶化シリコン11が、溶融
時の溶融シリコン10の移動により消滅(膜厚が0にな
る)してしまうという問題点があった。この問題は開口
3と酸化膜2上での多結晶シリコン5の溶融時の温度を
均一にすれば解決されることは明白であるが、事実上種
々の構造において温度を均一にすることはコスト問題上
困難であった。このようにスクライブ線としての1辺5
μm以上の長方形(直線状)の開口3の周辺の単結晶化
シリコン11は再結晶化後必ず膜厚が減少し、他方端でそ
の凸部を生じてしまうのである。
ン5は凹んで凹部15となり、その凹んだ部分は走査下流
側の開口3端部の酸化膜2上の単結晶化シリコン11を膨
れさせて凸部16を生じさせる。場合によってはこの凹み
がさらに進み開口3端での単結晶化シリコン11が、溶融
時の溶融シリコン10の移動により消滅(膜厚が0にな
る)してしまうという問題点があった。この問題は開口
3と酸化膜2上での多結晶シリコン5の溶融時の温度を
均一にすれば解決されることは明白であるが、事実上種
々の構造において温度を均一にすることはコスト問題上
困難であった。このようにスクライブ線としての1辺5
μm以上の長方形(直線状)の開口3の周辺の単結晶化
シリコン11は再結晶化後必ず膜厚が減少し、他方端でそ
の凸部を生じてしまうのである。
この発明は上記のような問題点を解決するためになされ
たもので、単結晶半導体基板上に絶縁膜を介して単結晶
の半導体層を膜厚の減少なしに得ることを目的とする。
たもので、単結晶半導体基板上に絶縁膜を介して単結晶
の半導体層を膜厚の減少なしに得ることを目的とする。
[問題点を解決するための手段] この発明に係る多層半導体基板の製造方法は、熱エネル
ギを走査して与えて非単結晶の半導体層を溶融させる
際、絶縁膜に形成された開口の熱エネルギの走査下流側
であって所定範囲の絶縁膜上の半導体層だけを溶融させ
ないものである。
ギを走査して与えて非単結晶の半導体層を溶融させる
際、絶縁膜に形成された開口の熱エネルギの走査下流側
であって所定範囲の絶縁膜上の半導体層だけを溶融させ
ないものである。
[作用] この発明においては開口の熱エネルギの走査下流側の半
導体層を溶融させないので、この部分を凹ませることな
く再結晶化後の単結晶化した半導体層の膜厚変化を抑え
る。
導体層を溶融させないので、この部分を凹ませることな
く再結晶化後の単結晶化した半導体層の膜厚変化を抑え
る。
[実施例] 第1A図〜第1F図はこの発明の一実施例における製造方法
を示す概略工程断面図であり、第2図はエネルギ線照射
時の第1D図に対応する半導体基板の平面図である。
を示す概略工程断面図であり、第2図はエネルギ線照射
時の第1D図に対応する半導体基板の平面図である。
以下、これらの図を参照してこの製造方法について説明
する。
する。
まず、単結晶よりなるシリコン基板1上に厚さ1μmの
二酸化シリコンよりなる酸化膜2を形成し(第1A図参
照)、これをパターニングすることによってシリコン基
板1に達する開口3,4を形成する。ここで開口3はスク
ライブ線(幅100〜200μm、長さ10〜20mm)として用い
るものであり、開口4は後工程での多結晶半導体層の単
結晶化時の種付用として用いられるものである。したが
って、非単結晶の半導体層を単結晶シリコン基板と同一
結晶軸も持った単結晶とするまでもない場合は開口4を
形成しなくてもよい(第1B図参照)。
二酸化シリコンよりなる酸化膜2を形成し(第1A図参
照)、これをパターニングすることによってシリコン基
板1に達する開口3,4を形成する。ここで開口3はスク
ライブ線(幅100〜200μm、長さ10〜20mm)として用い
るものであり、開口4は後工程での多結晶半導体層の単
結晶化時の種付用として用いられるものである。したが
って、非単結晶の半導体層を単結晶シリコン基板と同一
結晶軸も持った単結晶とするまでもない場合は開口4を
形成しなくてもよい(第1B図参照)。
開口部3,4内部を含み、酸化膜2上にCVD法で多結晶シリ
コンを厚さ0.5μmに堆積させ、さらにその上に同じくC
VD法で酸化膜6を厚さ100Åに堆積させる(第1C図参
照)。
コンを厚さ0.5μmに堆積させ、さらにその上に同じくC
VD法で酸化膜6を厚さ100Åに堆積させる(第1C図参
照)。
続いて、酸化膜6上にCVD法で窒化膜を堆積し、これを
パターニングすることによって開口3,4のそれぞれ上方
に対応する位置に厚さ500Åのストライプ状および矩形
状の窒化膜7,8を形成する(第1D図参照)。
パターニングすることによって開口3,4のそれぞれ上方
に対応する位置に厚さ500Åのストライプ状および矩形
状の窒化膜7,8を形成する(第1D図参照)。
第1D図の状態の平面図を示したのが第2図である(第1D
図は第2図のX−X′断面図である)が、第2図に示す
ように窒化膜7で囲まれた酸化膜6上の領域には、さら
にストライプ状の窒化膜12が所定間隔で設けられてい
る。この窒化膜12はレーザ光照射時の多結晶シリコン5
の横方向(レーザ走査方向)の温度分布を制御して、単
結晶成長がチップ全体に続くように機能するのは従来例
と同じであるが、この発明では図面において左側の窒化
膜7の右側で20μmの範囲で窒化膜12が設けられていな
い。
図は第2図のX−X′断面図である)が、第2図に示す
ように窒化膜7で囲まれた酸化膜6上の領域には、さら
にストライプ状の窒化膜12が所定間隔で設けられてい
る。この窒化膜12はレーザ光照射時の多結晶シリコン5
の横方向(レーザ走査方向)の温度分布を制御して、単
結晶成長がチップ全体に続くように機能するのは従来例
と同じであるが、この発明では図面において左側の窒化
膜7の右側で20μmの範囲で窒化膜12が設けられていな
い。
このような構成の半導体基板の上方からビーム径100μ
mのアルゴンレーザ光9を第2図のX→X′の方向に走
査しながら照射する。するとまず最初にX側の開口3の
多結晶シリコン5が溶融して溶融シリコン10となる。し
かしその右側の酸化膜2の上の窒化膜12が形成されてい
ない多結晶シリコン5はレーザ光が照射されていてもそ
の反射率が高いため(波長4880Åのレーザ光に対して酸
化膜100Åのみの場合の反射率は約38%、窒化膜500Å/
酸化膜100Åの場合の反射率は0.2%)溶融しない。した
がって、表面張力等の力が働かないため開口3の右端で
の多結晶シリコン5の膜厚の減少は起こらない。次にレ
ーザ光は開口4の上を照射することになるが、開口4は
1辺5μmの正方形でかつ離散的に設けられているの
で、多結晶シリコン5の溶融時の温度の不均一性は小さ
い開口4周辺に限定される。このため、開口4の周辺で
の再結晶化後の単結晶化シリコン11の膜厚の減少は低減
されてかつ再結晶化後の単結晶化シリコン11の結晶軸を
単結晶シリコン基板1と同一にすることができる(第1E
図参照)。
mのアルゴンレーザ光9を第2図のX→X′の方向に走
査しながら照射する。するとまず最初にX側の開口3の
多結晶シリコン5が溶融して溶融シリコン10となる。し
かしその右側の酸化膜2の上の窒化膜12が形成されてい
ない多結晶シリコン5はレーザ光が照射されていてもそ
の反射率が高いため(波長4880Åのレーザ光に対して酸
化膜100Åのみの場合の反射率は約38%、窒化膜500Å/
酸化膜100Åの場合の反射率は0.2%)溶融しない。した
がって、表面張力等の力が働かないため開口3の右端で
の多結晶シリコン5の膜厚の減少は起こらない。次にレ
ーザ光は開口4の上を照射することになるが、開口4は
1辺5μmの正方形でかつ離散的に設けられているの
で、多結晶シリコン5の溶融時の温度の不均一性は小さ
い開口4周辺に限定される。このため、開口4の周辺で
の再結晶化後の単結晶化シリコン11の膜厚の減少は低減
されてかつ再結晶化後の単結晶化シリコン11の結晶軸を
単結晶シリコン基板1と同一にすることができる(第1E
図参照)。
レーザ光照射が終了した後には窒化膜7,8,12および酸化
膜6を除去し、単結晶化シリコン11上に通常の集積回路
の製造プロセスによって回路素子を形成することができ
る(第1F図参照)。
膜6を除去し、単結晶化シリコン11上に通常の集積回路
の製造プロセスによって回路素子を形成することができ
る(第1F図参照)。
なお、上記実施例では、スクライブ線に相当する開口3
端部の多結晶シリコンを溶融させないようにしたが、直
線状の開口部であってエネルギ線の走査進行方向の端の
辺の長さが(走査方向に対して直角方向)5μm以上あ
る開口部であればその目的(スクライブ線またはアライ
メントマークなど)を問わず同様に適用することができ
る。
端部の多結晶シリコンを溶融させないようにしたが、直
線状の開口部であってエネルギ線の走査進行方向の端の
辺の長さが(走査方向に対して直角方向)5μm以上あ
る開口部であればその目的(スクライブ線またはアライ
メントマークなど)を問わず同様に適用することができ
る。
また、上記実施例では、開口3の端部の多結晶シリコン
を溶融させないためのその上方に窒化膜12を形成しない
ようにしたが、レーザ光の照射強度を変化させることに
よってその部分のみ溶融させないとすることでも同様の
効果を奏する。
を溶融させないためのその上方に窒化膜12を形成しない
ようにしたが、レーザ光の照射強度を変化させることに
よってその部分のみ溶融させないとすることでも同様の
効果を奏する。
また、上記実施例では、開口3上に窒化膜7を設けて多
結晶シリコン5を溶融するようにしたが、その必要がな
ければ直線状の開口3の多結晶シリコンを溶融させなく
てもよい。
結晶シリコン5を溶融するようにしたが、その必要がな
ければ直線状の開口3の多結晶シリコンを溶融させなく
てもよい。
さらに、上記実施例では、酸化膜2の下にデバイス形成
されていない例を示したが、デバイスが形成されていて
も同様の効果を奏する。
されていない例を示したが、デバイスが形成されていて
も同様の効果を奏する。
第3図は他の実施例としてこのような構成を示す概略断
面図である。
面図である。
図において、シリコン基板1上にゲート電極13や配線14
等により構成されたデバイスが酸化膜2に覆われてお
り、その上に多結晶シリコン5、さらに酸化膜6が形成
されている。レーザ光の照射要領等は上記実施例と同様
である。
等により構成されたデバイスが酸化膜2に覆われてお
り、その上に多結晶シリコン5、さらに酸化膜6が形成
されている。レーザ光の照射要領等は上記実施例と同様
である。
[発明の効果] 以上のようにこの発明によれば、開口の熱エネルギの走
査下流側の所定範囲の非単結晶の半導体層を溶融しない
ようにしたので、熱エネルギ走査後の単結晶化した半導
体層が膜厚の凹凸なしに絶縁体上に得られる効果があ
る。
査下流側の所定範囲の非単結晶の半導体層を溶融しない
ようにしたので、熱エネルギ走査後の単結晶化した半導
体層が膜厚の凹凸なしに絶縁体上に得られる効果があ
る。
第1A図〜第1F図はこの発明の一実施例における製造方法
を示す概略工程断面図、第2図は第1D図に対応する平面
図(第1D図は第2図のX−X′断面図)、第3図はこの
発明の他の実施例におけるエネルギ線照射時の概略断面
図である。 第4図〜第7図はすべて従来例を示すものであり、第4
図はエネルギ線照射前の半導体基板の平面図、第5図は
第4図のV−V断面図、第6図はエネルギ線照射時の半
導体基板の断面図、第7図はエネルギ線照射後の半導体
層の状態を示した半導体基板の断面図である。 図において、1はシリコン基板、2は酸化膜、3,4は開
口、5は多結晶シリコン、6は酸化膜、7は窒化膜、9
はレーザ光、10は溶融シリコン、11は単結晶化シリコ
ン、12は窒化膜である。 なお、各図中、同一符号は同一または相当部分を示す。
を示す概略工程断面図、第2図は第1D図に対応する平面
図(第1D図は第2図のX−X′断面図)、第3図はこの
発明の他の実施例におけるエネルギ線照射時の概略断面
図である。 第4図〜第7図はすべて従来例を示すものであり、第4
図はエネルギ線照射前の半導体基板の平面図、第5図は
第4図のV−V断面図、第6図はエネルギ線照射時の半
導体基板の断面図、第7図はエネルギ線照射後の半導体
層の状態を示した半導体基板の断面図である。 図において、1はシリコン基板、2は酸化膜、3,4は開
口、5は多結晶シリコン、6は酸化膜、7は窒化膜、9
はレーザ光、10は溶融シリコン、11は単結晶化シリコ
ン、12は窒化膜である。 なお、各図中、同一符号は同一または相当部分を示す。
Claims (7)
- 【請求項1】主面を有する単結晶からなる半導体基板を
準備する工程と、 前記半導体基板の前記主面上に第1の絶縁膜を形成する
工程と、 前記第1の絶縁膜の所定の位置に前記半導体基板に達す
る所定の大きさの第1の開口を形成する工程と、 前記第1の開口内部を含み、前記第1の絶縁膜上に非単
結晶からなる半導体層を形成する工程と、 前記半導体層上に第2の絶縁膜を形成する工程と、 前記第1の開口を横断する方向に走査して、走査下流側
の前記第1の開口に接した所定範囲の前記第1の絶縁膜
上の領域の前記半導体層を除く前記半導体層を溶融する
ように熱エネルギを与え、溶融した前記半導体層を単結
晶化する工程と、 前記第2の絶縁膜を除去する工程とを備えた、多層半導
体基板の製造方法。 - 【請求項2】前記第1の開口を形成する工程は、 前記熱エネルギの走査下流側の前記所定範囲を除いた前
記第1の絶縁膜に前記半導体基板に達する第2の開口を
形成する工程を含み、前記半導体層が前記第2の開口内
部にも形成される、特許請求の範囲第1項記載の多層半
導体基板の製造方法。 - 【請求項3】前記第1の開口上方の前記第2の絶縁膜上
に前記第1の開口の大きさに対応した第1の窒化膜を形
成する工程と、 前記第1の絶縁膜上方の前記第2の絶縁膜上に、前記熱
エネルギの走査方向に沿ったストライプ状の第2の窒化
膜を形成する工程とをさらに備え、 前記第2の窒化膜は、前記所定範囲の前記第1の絶縁膜
の一部上の前記半導体上方には形成されない、特許請求
の範囲第1項または第2項記載の多層半導体基板の製造
方法。 - 【請求項4】前記半導体基板はシリコン基板であり、前
記半導体層は多結晶シリコンであり、前記第1および第
2の絶縁膜は二酸化シリコンである、特許請求の範囲第
1項、第2項または第3項記載の多層半導体基板の製造
方法。 - 【請求項5】前記熱エネルギは、エネルギ線の照射によ
って発生する、特許請求の範囲第1項ないし第4項のい
ずれかに記載の多層半導体基板の製造方法。 - 【請求項6】前記エネルギ線は、連続発振のアルゴンレ
ーザ光である、特許請求の範囲第5項記載の多層半導体
基板の製造方法。 - 【請求項7】前記第1の開口はエネルギの走査方向に対
して直角方向に5μm以上の長さを有する、特許請求の
範囲第1項ないし第6項のいずれかに記載の多層半導体
基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62305892A JPH0693429B2 (ja) | 1987-12-04 | 1987-12-04 | 多層半導体基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62305892A JPH0693429B2 (ja) | 1987-12-04 | 1987-12-04 | 多層半導体基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01147828A JPH01147828A (ja) | 1989-06-09 |
| JPH0693429B2 true JPH0693429B2 (ja) | 1994-11-16 |
Family
ID=17950565
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62305892A Expired - Lifetime JPH0693429B2 (ja) | 1987-12-04 | 1987-12-04 | 多層半導体基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0693429B2 (ja) |
-
1987
- 1987-12-04 JP JP62305892A patent/JPH0693429B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01147828A (ja) | 1989-06-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH084067B2 (ja) | 半導体装置の製造方法 | |
| JPS6339092B2 (ja) | ||
| JPS62206816A (ja) | 半導体結晶層の製造方法 | |
| JPS62160712A (ja) | 半導体装置の製造方法 | |
| JPH027415A (ja) | Soi薄膜形成方法 | |
| JPH0693429B2 (ja) | 多層半導体基板の製造方法 | |
| JPH0693428B2 (ja) | 多層半導体基板の製造方法 | |
| JPS6342417B2 (ja) | ||
| JPH0652712B2 (ja) | 半導体装置 | |
| JPS62250629A (ja) | 半導体装置の製造方法 | |
| JPS5939023A (ja) | 半導体薄膜の製造方法 | |
| JPH0611025B2 (ja) | 半導体単結晶膜の製造方法 | |
| JPS6149411A (ja) | シリコン膜の単結晶化方法 | |
| JPH01290219A (ja) | 半導体装置の製造方法 | |
| JPH0652711B2 (ja) | 半導体装置 | |
| JPS62208620A (ja) | 半導体装置の製造方法 | |
| JPS5919311A (ja) | 半導体装置の製造方法 | |
| JPS6184825A (ja) | 半導体基板の製造方法 | |
| JPS62206812A (ja) | 半導体装置の製造方法 | |
| JPH03250620A (ja) | 半導体装置の製造方法 | |
| JPH0499311A (ja) | 半導体単結晶膜の製造方法 | |
| JPH0799734B2 (ja) | 単結晶成長方法 | |
| JPS6189621A (ja) | 半導体装置の製造方法 | |
| JPS63102221A (ja) | 半導体装置の製造方法 | |
| JPS60164318A (ja) | ビ−ムアニ−ル方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |