JPH01150337A - 半導体装置のパッド構造 - Google Patents
半導体装置のパッド構造Info
- Publication number
- JPH01150337A JPH01150337A JP30874587A JP30874587A JPH01150337A JP H01150337 A JPH01150337 A JP H01150337A JP 30874587 A JP30874587 A JP 30874587A JP 30874587 A JP30874587 A JP 30874587A JP H01150337 A JPH01150337 A JP H01150337A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- pad
- insulating film
- layer
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
この発明は半導体装置において、静電気や電磁誘導など
の外来サージによる絶縁破壊を防止するようにしたパッ
ド構造に関する。
の外来サージによる絶縁破壊を防止するようにしたパッ
ド構造に関する。
（従来の技術）
従来の半導体装置のパッド構造としては、第７図に示す
装置がある（特開昭６０−１５０６７８号［半導体装置
の入力保護回路」の従来例より援用）。
装置がある（特開昭６０−１５０６７８号［半導体装置
の入力保護回路」の従来例より援用）。
一般にＭＯ８集積回路（以下ＭＯ８・ＩＣと呼ぶ）では
、外来サージによる誤動作や素子破壊を防止するため、
第７図（ａ）に示すような抵抗４ａ、ダイオード４ｂで
構成される入力保護回路を金属の入力パッド（ボンディ
ングパッド）５に備えているのが酋通である。尚、第７
図（ｂ ”）は図（ａ ）の回路を構成する半導体装置
の平面図、図（Ｃ）は図（ｂ）のＡ−Ａ−線上断面図で
ある。
、外来サージによる誤動作や素子破壊を防止するため、
第７図（ａ）に示すような抵抗４ａ、ダイオード４ｂで
構成される入力保護回路を金属の入力パッド（ボンディ
ングパッド）５に備えているのが酋通である。尚、第７
図（ｂ ”）は図（ａ ）の回路を構成する半導体装置
の平面図、図（Ｃ）は図（ｂ）のＡ−Ａ−線上断面図で
ある。
図において、１は半導体基板、２は５ｉ０２膜等の絶縁
膜、３はＰ Ｓ Ｇ （Ｐ ｈｏｓｐｈｏ Ｓ １ｌ
ｉｃａｔｅＱ ＩａＳＳ）からなる層間絶縁膜、４は拡
散！Ｉ！（あるいは多結晶シリコンｍ＞を示している。
膜、３はＰ Ｓ Ｇ （Ｐ ｈｏｓｐｈｏ Ｓ １ｌ
ｉｃａｔｅＱ ＩａＳＳ）からなる層間絶縁膜、４は拡
散！Ｉ！（あるいは多結晶シリコンｍ＞を示している。
また５は入力用のボンディングパッドで、コンタクト６
ａ。
ａ。
６ｂを介して拡散層４に接続されている。
この装置では、拡ｆｉ！１４はそれ自身で図（ａ ）に
示す抵抗４ａを形成し、更にその下の反対導電形の半導
体基板１との間でダイオード４ｂを形成している。従っ
て、パッド５にＭＯＳ・ＩＣの電源電圧以上のサージ（
両極性があろうる）が印加されると拡散層４からなる抵
抗４ａによって電流値が制限され、ざらにダイオード４
ｂによって電圧がクランピングされるため、ＩＣ内部回
路は外来サージから有効に保護される。
示す抵抗４ａを形成し、更にその下の反対導電形の半導
体基板１との間でダイオード４ｂを形成している。従っ
て、パッド５にＭＯＳ・ＩＣの電源電圧以上のサージ（
両極性があろうる）が印加されると拡散層４からなる抵
抗４ａによって電流値が制限され、ざらにダイオード４
ｂによって電圧がクランピングされるため、ＩＣ内部回
路は外来サージから有効に保護される。
（発明が解決しようとする問題点）
ところが以上のような従来の装置では、ボンディングパ
ッド５の直下の絶縁膜２．３がサージ入力によって劣化
破壊し易いと言う問題点を有している。即ち、ボンディ
ングパッド５に立ち上がり速度の速い数１００Ｖの外来
サージが印加されると、半導体基板１の絶縁ＷＡ２側が
空乏化され、基板１と絶縁膜２との界面、即ち８ｉ −
８ｔ ０２境界面での電界が上昇し、その結果この界面
でアバランシェブレークダウンが起きる。このアバラン
シェブレークダウンによって絶縁膜２中にホットキャリ
アが注入され、これがトラップ単位に捕獲されて、絶縁
膜２，３内での電界が上昇し、その結果絶縁破壊に至る
ものである。
ッド５の直下の絶縁膜２．３がサージ入力によって劣化
破壊し易いと言う問題点を有している。即ち、ボンディ
ングパッド５に立ち上がり速度の速い数１００Ｖの外来
サージが印加されると、半導体基板１の絶縁ＷＡ２側が
空乏化され、基板１と絶縁膜２との界面、即ち８ｉ −
８ｔ ０２境界面での電界が上昇し、その結果この界面
でアバランシェブレークダウンが起きる。このアバラン
シェブレークダウンによって絶縁膜２中にホットキャリ
アが注入され、これがトラップ単位に捕獲されて、絶縁
膜２，３内での電界が上昇し、その結果絶縁破壊に至る
ものである。
ＭＯ３構造におけるシリコン基板のアバランシェブレー
クダウン電圧は、第８図に示すＲｕｓａ等の結果（ＩＥ
ＥＥ ＴＲＡＮＳＡＣＴｆＯＮ ＯＮ ＥＬＥ
ＣＴＯＲＯＮ ＤＥＶＩＣＥ ｖｏｌＥＤ−２
６，Ｎｏ ３ Ｍａｒｃｈ １９７９．
ｆ）Ｄ２０１−２０５＞から知ることが出来る。尚、
第８図は、アバランシェブレークダウン電圧（ＶＢ ）
を酸化膜の膜厚ｄをパラメータにして基板の不純物濃度
ＮＢに対して示したものである。
クダウン電圧は、第８図に示すＲｕｓａ等の結果（ＩＥ
ＥＥ ＴＲＡＮＳＡＣＴｆＯＮ ＯＮ ＥＬＥ
ＣＴＯＲＯＮ ＤＥＶＩＣＥ ｖｏｌＥＤ−２
６，Ｎｏ ３ Ｍａｒｃｈ １９７９．
ｆ）Ｄ２０１−２０５＞から知ることが出来る。尚、
第８図は、アバランシェブレークダウン電圧（ＶＢ ）
を酸化膜の膜厚ｄをパラメータにして基板の不純物濃度
ＮＢに対して示したものである。
通常のＭＯＳ−ＩＣでは基板の不純物濃度ＮＢが普通４
１０ １５ ５ｔＯ２膜の膜厚ｄが＝ｍ １ １μｍであるから、第８図よりおよそ２００Ｖでアバラ
ンシェブレークダウンが起こる。ところが、１μｍ厚さ
の５ｉ０２膜の絶縁破壊電圧（ＤＣ耐圧）は約８００Ｖ
であり、従って実際には絶縁耐圧より遥かに低い、２０
０Ｖ以下のサージしか許容できないことになる。
１０ １５ ５ｔＯ２膜の膜厚ｄが＝ｍ １ １μｍであるから、第８図よりおよそ２００Ｖでアバラ
ンシェブレークダウンが起こる。ところが、１μｍ厚さ
の５ｉ０２膜の絶縁破壊電圧（ＤＣ耐圧）は約８００Ｖ
であり、従って実際には絶縁耐圧より遥かに低い、２０
０Ｖ以下のサージしか許容できないことになる。
第８図の結果は、ＭＯ８構造のアバランシェブレークダ
ウン電圧と基板の不純物濃度の関係について、次の知見
を与える。
ウン電圧と基板の不純物濃度の関係について、次の知見
を与える。
（１） 半導体基板の不純物濃度が低いときは、空乏層
のエッチへの電界集中で耐圧が決まる。その結果低不純
物濃度の基板はど耐圧がとれることになる。
のエッチへの電界集中で耐圧が決まる。その結果低不純
物濃度の基板はど耐圧がとれることになる。
（２） 半導体基板の不純物濃度がある値以上になると
電界は３ｉ −９ｉ ０２界面でほぼ均一になる。する
と降伏の臨界電界は不純物濃度の上昇と共に上がるので
、耐圧も不純物濃度と共に向上する。即ちこの領域では
、不純物濃度が高い程耐圧が上がる。
電界は３ｉ −９ｉ ０２界面でほぼ均一になる。する
と降伏の臨界電界は不純物濃度の上昇と共に上がるので
、耐圧も不純物濃度と共に向上する。即ちこの領域では
、不純物濃度が高い程耐圧が上がる。
以上の事実から、単にパッド５下の基板１の不純物濃度
をコントロールするだけでもある程度絶縁膜の耐圧の向
上が可能である。しかしながらこの方法を実行するには
、ＭＯＳ・ＩＣ等の製造時にパッド下の不純物濃度を最
適化する工程を新たに設ける必要が有り、製造工程が繁
雑化すると共に、製造コストを上げる要因ともなる。
をコントロールするだけでもある程度絶縁膜の耐圧の向
上が可能である。しかしながらこの方法を実行するには
、ＭＯＳ・ＩＣ等の製造時にパッド下の不純物濃度を最
適化する工程を新たに設ける必要が有り、製造工程が繁
雑化すると共に、製造コストを上げる要因ともなる。
この発明は、以上のような問題点に着目してなされたも
ので、新たな製造工程を設ける事無（外来サージの絶縁
耐圧を向上することが出来る半導体装置のパッド構造を
提供することを目的としている。
ので、新たな製造工程を設ける事無（外来サージの絶縁
耐圧を向上することが出来る半導体装置のパッド構造を
提供することを目的としている。
［発明の構成］
（問題点を解決するための手段）
この発明は上記問題点を解決するために、第−導電形の
半導体基板上に絶縁膜を介して設けられた金属のボンデ
ィングパッドを有する半導体装置のパッド構造において
、上記半導体基板中に上記ボンディングパッドを囲む形
状に第二導電形の拡散層を設けたことを要旨とする。
半導体基板上に絶縁膜を介して設けられた金属のボンデ
ィングパッドを有する半導体装置のパッド構造において
、上記半導体基板中に上記ボンディングパッドを囲む形
状に第二導電形の拡散層を設けたことを要旨とする。
（作用）
ボンディングパッドと半導体基板間に外来サージが印加
され、基板の絶縁膜側に、基板と絶縁膜との界面におけ
るアバランシェブレークダウンを誘発する空乏層が形成
されると、この空乏層はパッドを囲む形状に設けられた
第二導電形の拡散層によりこの層の外側へ引き伸ばされ
る。そのため、パッド下に空乏層による電界が集中せず
、結果的にパッドの耐圧が向上する。また、基板中の第
二導電形の拡散層が半導体装置の電源に接続されている
場合は、サージの印加によって形成された空乏層にこの
拡散層を介してキャリアが注入され、基板にかかる電界
をシールドする反転層が形成される。その結果パッドの
耐圧が向上する。
され、基板の絶縁膜側に、基板と絶縁膜との界面におけ
るアバランシェブレークダウンを誘発する空乏層が形成
されると、この空乏層はパッドを囲む形状に設けられた
第二導電形の拡散層によりこの層の外側へ引き伸ばされ
る。そのため、パッド下に空乏層による電界が集中せず
、結果的にパッドの耐圧が向上する。また、基板中の第
二導電形の拡散層が半導体装置の電源に接続されている
場合は、サージの印加によって形成された空乏層にこの
拡散層を介してキャリアが注入され、基板にかかる電界
をシールドする反転層が形成される。その結果パッドの
耐圧が向上する。
（実施例）
以下、この発明の実施例を図面に基づいて説明する。
第１図（ａ ）は、この発明の一実施例の平面図、図（
ｂ）は図（ａ ）のＢ−８”線上断面図である。
ｂ）は図（ａ ）のＢ−８”線上断面図である。
なおこの実施例は、この発明のパッド構造を０ＭＯ８−
ＩＣの入力保護回路に適用したものである。
ＩＣの入力保護回路に適用したものである。
図にａ３いて、１１はｎ形半導体基板（バルク）、１２
は８１０２等の熱酸化膜からなる絶縁膜、１３はＰＳＧ
等の層間絶縁膜、１５は金属のボンディングパッドであ
る。また図（ａ ）で１４はｐ形拡散層あるいは多結晶
シリコン層、１６はコンタクトである。以上の構成は、
上述した従来例装置と同様であるので詳しい説明は省略
する。１７はこの発明の特徴を構成するガードリングで
あり、図（ａ ）に示すように、高電圧がかかる入力パ
ッド１５および拡散層１４を確実に取り囲むように設け
られたｐ形拡散層よりなる。このガードリング１７は、
０ＭＯ８−Ｉ Ｃ（７）ｎ チｖンネ）ＬｔＭＯ８・Ｆ
ＥＴが形成されるｐウェル（図示せず）の作成と同時に
形成されればよく、新たな形成工程を設ける必要がない
。通常の５μ戴ル一ルＣＭＯ８・ＩＣではこのｐウェル
は５〜１０μ謬の深さが有り、ガードリングとして十分
な拡散深さを備えている。なお、図（ｂ）に示すガード
リンク１７とパッド１５間の距離ｐは、耐圧に対して最
適値が存在するので、基板の不純物濃度Ｎｄ、絶縁膜厚
ｄに応じて適宜選択することにより、サージに対して最
大の耐圧効果を示す。
は８１０２等の熱酸化膜からなる絶縁膜、１３はＰＳＧ
等の層間絶縁膜、１５は金属のボンディングパッドであ
る。また図（ａ ）で１４はｐ形拡散層あるいは多結晶
シリコン層、１６はコンタクトである。以上の構成は、
上述した従来例装置と同様であるので詳しい説明は省略
する。１７はこの発明の特徴を構成するガードリングで
あり、図（ａ ）に示すように、高電圧がかかる入力パ
ッド１５および拡散層１４を確実に取り囲むように設け
られたｐ形拡散層よりなる。このガードリング１７は、
０ＭＯ８−Ｉ Ｃ（７）ｎ チｖンネ）ＬｔＭＯ８・Ｆ
ＥＴが形成されるｐウェル（図示せず）の作成と同時に
形成されればよく、新たな形成工程を設ける必要がない
。通常の５μ戴ル一ルＣＭＯ８・ＩＣではこのｐウェル
は５〜１０μ謬の深さが有り、ガードリングとして十分
な拡散深さを備えている。なお、図（ｂ）に示すガード
リンク１７とパッド１５間の距離ｐは、耐圧に対して最
適値が存在するので、基板の不純物濃度Ｎｄ、絶縁膜厚
ｄに応じて適宜選択することにより、サージに対して最
大の耐圧効果を示す。
次に動作を説明する。
第２図は、第１図に示した装置の耐圧効果を説明するた
めの図であり、図（ａ ）はパッド１５にプラスのサー
ジが印加された場合を、図（ｂ）はマイナスのサージが
印加された場合をそれぞれ示している。
めの図であり、図（ａ ）はパッド１５にプラスのサー
ジが印加された場合を、図（ｂ）はマイナスのサージが
印加された場合をそれぞれ示している。
まず、図＜ａ ＞のプラスのサージが印加された場合を
検討する。このとき、図示するようにｎ形半導体基板１
１中の多数キャリアである電子は速やかに絶縁膜１２の
股下に集められ、蓄積層１８が形成される。従って電圧
はほとんど絶縁膜１２およびＰＳＧ１３側にかかり、シ
リコン基板１１中でのイオン化積分は１以下となって、
アバランシェブレークダウンは起こらない。なお、この
場合は従来例でも同様の動作によってブレイクダウンを
防いでいる。
検討する。このとき、図示するようにｎ形半導体基板１
１中の多数キャリアである電子は速やかに絶縁膜１２の
股下に集められ、蓄積層１８が形成される。従って電圧
はほとんど絶縁膜１２およびＰＳＧ１３側にかかり、シ
リコン基板１１中でのイオン化積分は１以下となって、
アバランシェブレークダウンは起こらない。なお、この
場合は従来例でも同様の動作によってブレイクダウンを
防いでいる。
次に図（ｂ ”）に示すように、パッド１５にマイナス
のサージが印加されると、少数キャリアがサージの速さ
に追い着かないとき空乏層１９が発生して基板１１側に
速やかに広がり、基板１１中にも電圧がかかるようにな
る。ところがこの装置では、パッド１５および拡散層１
４を取り囲んでｐ形のガードリンク１７が設けられてい
るため、空乏層１９はガードリンク１７よりさらに外側
へ向かって広がる。そのため従来装置と異なり、パッド
１５の下の絶縁膜下に電界集中が起こらず、パッド１５
の耐圧は確実に高くなる。
のサージが印加されると、少数キャリアがサージの速さ
に追い着かないとき空乏層１９が発生して基板１１側に
速やかに広がり、基板１１中にも電圧がかかるようにな
る。ところがこの装置では、パッド１５および拡散層１
４を取り囲んでｐ形のガードリンク１７が設けられてい
るため、空乏層１９はガードリンク１７よりさらに外側
へ向かって広がる。そのため従来装置と異なり、パッド
１５の下の絶縁膜下に電界集中が起こらず、パッド１５
の耐圧は確実に高くなる。
この実施例では、ガードリンク１７を、パッドおよび拡
散層１４を取り囲む１重の層で示しているが、さらに２
重、３重に設ければ、空乏層はより平坦化され、パッド
耐圧向上にさらに効果がある。
散層１４を取り囲む１重の層で示しているが、さらに２
重、３重に設ければ、空乏層はより平坦化され、パッド
耐圧向上にさらに効果がある。
なお、上記装置の入力保護回路としての動作は上述した
従来例と同様であるので、その説明は省略する。
従来例と同様であるので、その説明は省略する。
第３図は、この発明の第２の実施例を示す図である。図
（ａ ）は、この発明のパッド構造を適用した０ＭＯ８
−Ｉ Ｃ入力保護回路の平面図、図 ′（ｂ ）は図
（ａ ）のｃ−ｃ”線上断面図である。
（ａ ）は、この発明のパッド構造を適用した０ＭＯ８
−Ｉ Ｃ入力保護回路の平面図、図 ′（ｂ ）は図
（ａ ）のｃ−ｃ”線上断面図である。
なお図（Ｃ）は図（ｂ）と同様図（ａ ）のＣ−Ｃ′線
上断面図であるが、図（ｂ）はソース電極２１を０ＭＯ
８−ＩＣの′Ｐ＆電位ｖｄｄ側に接続したときの構成を
、図（０）は低電位ＶＳＳ側に接続したときの構成を示
している。
上断面図であるが、図（ｂ）はソース電極２１を０ＭＯ
８−ＩＣの′Ｐ＆電位ｖｄｄ側に接続したときの構成を
、図（０）は低電位ＶＳＳ側に接続したときの構成を示
している。
なお第３図において、第１図と同じ符号は同様の部材を
著すのでその説明は省略する。
著すのでその説明は省略する。
この実施例では、パッド１５および拡散層１４の周辺の
基板１１内に、基板に対してキャリアの供給を促進する
ソース領域となるｐ“拡散層２０を設け、電極２１を介
して０ＭＯ８・ＩＣの電源に接続したことを特徴として
いる。この電源は図（ｂ）に示すように０ＭＯ８−ＩＣ
の高電位ｖｄｄ側であってもよく、また図（Ｃ）に示す
ように低電位ＶＳＳ側で□あっても良い。図（ｂ）に示
すように電極２１を高電位ｖｄｄに接続した場合は、基
板高濃度（ｎ＋）領域２２を設けて基板との接触をはか
つている。
基板１１内に、基板に対してキャリアの供給を促進する
ソース領域となるｐ“拡散層２０を設け、電極２１を介
して０ＭＯ８・ＩＣの電源に接続したことを特徴として
いる。この電源は図（ｂ）に示すように０ＭＯ８−ＩＣ
の高電位ｖｄｄ側であってもよく、また図（Ｃ）に示す
ように低電位ＶＳＳ側で□あっても良い。図（ｂ）に示
すように電極２１を高電位ｖｄｄに接続した場合は、基
板高濃度（ｎ＋）領域２２を設けて基板との接触をはか
つている。
なおｐ＋拡散層２０は、０ＭＯ８−ＩＣの製造工程中、
−工程を援用すればよく特に新たな工程を設ける必要は
ない。
−工程を援用すればよく特に新たな工程を設ける必要は
ない。
次にその動作を説明する。
第４図は、第３図に示した装置の耐圧効果を説明するた
めの図であり、図（ａ ）はバッド１５にプラスのサー
ジが印加された場合を、図（ｂ ）はマイナスのサージ
が印加された場合をそれぞれ示している。
めの図であり、図（ａ ）はバッド１５にプラスのサー
ジが印加された場合を、図（ｂ ）はマイナスのサージ
が印加された場合をそれぞれ示している。
図＜ａ ＞に示すプラスのサージが印加された場合は、
第２図（ａ）に示すように、基板１１中に電子の蓄積層
２３が形成される。従ってこの場合は絶縁破壊の生じる
恐れはない。一方、図（ｂ）に示すようにバッド１５に
マイナスのサージが印加されると、バッド下の基板１１
の表面電位が低下しそれと共に速やかにソース領域２０
よりホールが供給され、反転層２４が形成される。従っ
てバッドにＭＯ８構造のしきい値以上の電圧がかかって
も、この反転層の存在により基板の電圧上昇が押さえら
れ、その結果バッドの耐圧は酸化膜の絶縁耐圧で決まる
ようになり、耐圧の大幅な向上を得ることが出来る。
第２図（ａ）に示すように、基板１１中に電子の蓄積層
２３が形成される。従ってこの場合は絶縁破壊の生じる
恐れはない。一方、図（ｂ）に示すようにバッド１５に
マイナスのサージが印加されると、バッド下の基板１１
の表面電位が低下しそれと共に速やかにソース領域２０
よりホールが供給され、反転層２４が形成される。従っ
てバッドにＭＯ８構造のしきい値以上の電圧がかかって
も、この反転層の存在により基板の電圧上昇が押さえら
れ、その結果バッドの耐圧は酸化膜の絶縁耐圧で決まる
ようになり、耐圧の大幅な向上を得ることが出来る。
なお第３図Ｉ）に示す電極２１を低電位ＶＳＳ側に接続
した場合には、バッド１５にマイナスのサージを印加す
ることによって、基板効果の分だけ基板１１中に余分な
電圧がかかる。しかしながら、ブレークダウンに至るま
でに速やかに反転層２４が形成されるように、絶縁膜〈
膜１２＋膜１３）の厚さを選ぶことによって、第４図（
ｂ）の場合と同じ動作原理によりバッドの耐圧を大幅に
向上することが出来る。
した場合には、バッド１５にマイナスのサージを印加す
ることによって、基板効果の分だけ基板１１中に余分な
電圧がかかる。しかしながら、ブレークダウンに至るま
でに速やかに反転層２４が形成されるように、絶縁膜〈
膜１２＋膜１３）の厚さを選ぶことによって、第４図（
ｂ）の場合と同じ動作原理によりバッドの耐圧を大幅に
向上することが出来る。
第５図（ａ）は、この発明の第３の実施例の平面図、図
（ｂ ）は図（ａ ）のＤ−Ｄ ′線上断面図である。
（ｂ ）は図（ａ ）のＤ−Ｄ ′線上断面図である。
この実施例も上記第１、第２の実施例の場合と同様、こ
の発明のバッド構造を０ＭＯ８・ＩＣの入力保護回路に
適用したものである。
の発明のバッド構造を０ＭＯ８・ＩＣの入力保護回路に
適用したものである。
図において、２５は低濃度のｐ形つェル領域であり、バ
ッド１５および拡散層１４を取り囲み（図ａ）、バッド
１５の下に競り出すようにして（図ｂ）形成されている
。２６は高濃度のｐ＋層、２７は基板高濃度領域、２８
は電極である。なおｐ形つェル領域２５は第１の実施例
と同様に、０ＭＯ８−ＩＣのｎチャンネルＭＯ８−ＦＥ
Ｔが造り込まれるρ形つェルと共通工程で形成すれば、
とくに領域２５を形成するための新たな製造工程を必要
としない。
ッド１５および拡散層１４を取り囲み（図ａ）、バッド
１５の下に競り出すようにして（図ｂ）形成されている
。２６は高濃度のｐ＋層、２７は基板高濃度領域、２８
は電極である。なおｐ形つェル領域２５は第１の実施例
と同様に、０ＭＯ８−ＩＣのｎチャンネルＭＯ８−ＦＥ
Ｔが造り込まれるρ形つェルと共通工程で形成すれば、
とくに領域２５を形成するための新たな製造工程を必要
としない。
次にその動作を説明する。
第６図は、第５図に示した表置の耐圧効果を説明するた
めの図であり、図（ａ）はバッド１５にプラスのサージ
が印加された場合を、図（ｂ、）はマイナスのサージが
印加された場合をそれぞれ示している。
めの図であり、図（ａ）はバッド１５にプラスのサージ
が印加された場合を、図（ｂ、）はマイナスのサージが
印加された場合をそれぞれ示している。
図（ａ ）の様に、プラスのサージがバッド１５に印加
されると、まず基板１１の表面側に蓄積層２９が形成さ
れる。一方、ウェル領［２５の表面は、プラスサージの
印加により表面電位が上昇するが、電位がしきい値電圧
を越えるとＭ積層２９の電子がウェル表面に添って流れ
込み、反転層３０を形成する。これによって、バッド１
５の下の基板１１表面は完全に電子によって覆われ、基
板中に電圧がかからなくなる。従って、バッド１５の耐
圧は、絶縁１！（１２＋１３）の耐圧と同じになって、
大幅に向上する。なおこのとき、ｐ形つェル領域２５は
ソース領域として機能していることと同じである。
されると、まず基板１１の表面側に蓄積層２９が形成さ
れる。一方、ウェル領［２５の表面は、プラスサージの
印加により表面電位が上昇するが、電位がしきい値電圧
を越えるとＭ積層２９の電子がウェル表面に添って流れ
込み、反転層３０を形成する。これによって、バッド１
５の下の基板１１表面は完全に電子によって覆われ、基
板中に電圧がかからなくなる。従って、バッド１５の耐
圧は、絶縁１！（１２＋１３）の耐圧と同じになって、
大幅に向上する。なおこのとき、ｐ形つェル領域２５は
ソース領域として機能していることと同じである。
つぎに、図（ｂ）に示すマイナスのサージが印加された
場合を考える。このとき、ｐ形つェル領域２５の表面に
はホールが集められて蓄積層３１が形成される。一方、
基板１１の表面では電位が下がり始め、その値がしきい
値電圧を越えると、今度はｐ形つェル領域２５側からホ
ールが流れ込み、ｐ形反転層３２が形成される。その結
果、図（ａ ）の場合と同様に基板１１側には電圧がか
から無くなり、パッド１５の耐圧は、絶縁膜（１２＋１
３）の耐圧で決定されるようになる。なおこの例では、
ｎ形の基板１１がソース領域として働いていることに等
しい。
場合を考える。このとき、ｐ形つェル領域２５の表面に
はホールが集められて蓄積層３１が形成される。一方、
基板１１の表面では電位が下がり始め、その値がしきい
値電圧を越えると、今度はｐ形つェル領域２５側からホ
ールが流れ込み、ｐ形反転層３２が形成される。その結
果、図（ａ ）の場合と同様に基板１１側には電圧がか
から無くなり、パッド１５の耐圧は、絶縁膜（１２＋１
３）の耐圧で決定されるようになる。なおこの例では、
ｎ形の基板１１がソース領域として働いていることに等
しい。
以上に述べた第２、第３の実施例では、反転層の形成に
よってパッド酸化膜のみにサージ電圧がかかる構造であ
るため、基板中でのホットキャリアの発生を完全に押さ
えることができ、結果的にパッドの耐圧が向上する。
よってパッド酸化膜のみにサージ電圧がかかる構造であ
るため、基板中でのホットキャリアの発生を完全に押さ
えることができ、結果的にパッドの耐圧が向上する。
また以上に示した各実施例では、いずれもｎ形の半導体
基板を用いた例を示しているが、この発明はｐ形基板を
用いた半導体装置にも、容易に拡張できることは言うま
でもない。
基板を用いた例を示しているが、この発明はｐ形基板を
用いた半導体装置にも、容易に拡張できることは言うま
でもない。
［発明の効果］
以上実施例を上げて述べたように、この発明によれば、
半導体基板中にこの基板に対して絶縁膜を介して設けら
れたボンディングパッドを囲むように、基板と反対導電
形の拡散層を設けると言う簡単な構成によって、外来サ
ージによる基板のブレークダウンを起こりに（クシ、結
果的にパッドの耐圧の向上をはかり、その信頼性を高め
ている。
半導体基板中にこの基板に対して絶縁膜を介して設けら
れたボンディングパッドを囲むように、基板と反対導電
形の拡散層を設けると言う簡単な構成によって、外来サ
ージによる基板のブレークダウンを起こりに（クシ、結
果的にパッドの耐圧の向上をはかり、その信頼性を高め
ている。
また、そのために要する構造は、ＭＯＳ−ＩＣ等を製造
する場合の１製造工程を援用することによって！畢に形
成でき、新たな製造工程を設ける必要がない。
する場合の１製造工程を援用することによって！畢に形
成でき、新たな製造工程を設ける必要がない。
第１図はこの発明の第１の実施例を示す構成図、第２図
は第１図に示す装置の動作説明図、第３図はこの発明の
第２の実施例の構成図、第４図は第３図に示す装置の動
作説明図、第５図はこの発明の第３の実施例の構成図、
第６図は第５図に示す装置の動作説明図、第７図はこの
発明の従来例の構成図、第８図は第７図に示す装置の動
作説明に供する図である。 １１・・・半導体基板 １２・・・絶縁膜１３・・
−ＰＳＧ膜 １５・・・金属パッド１７・・・ガ
ードリング ２０・・・ｐ＋拡散層２５・・・ｐ形つ
ェル領域 ７４１図（ａ） 第１図（ｂ） 第２図（ａ） 第２図（ｂ） Ｃ← ？；３図（ａ） 第３図（ｂ） 第３図（ｃ） 第４図（ａ） 第４図（ｂ） 第５図（ａ） 第５図（ｂ） 第６図（ａ） 第６図（ｂ） 第７図 （ａ） 第７図（ｂ） 第７図（ｃ） 第８図
は第１図に示す装置の動作説明図、第３図はこの発明の
第２の実施例の構成図、第４図は第３図に示す装置の動
作説明図、第５図はこの発明の第３の実施例の構成図、
第６図は第５図に示す装置の動作説明図、第７図はこの
発明の従来例の構成図、第８図は第７図に示す装置の動
作説明に供する図である。 １１・・・半導体基板 １２・・・絶縁膜１３・・
−ＰＳＧ膜 １５・・・金属パッド１７・・・ガ
ードリング ２０・・・ｐ＋拡散層２５・・・ｐ形つ
ェル領域 ７４１図（ａ） 第１図（ｂ） 第２図（ａ） 第２図（ｂ） Ｃ← ？；３図（ａ） 第３図（ｂ） 第３図（ｃ） 第４図（ａ） 第４図（ｂ） 第５図（ａ） 第５図（ｂ） 第６図（ａ） 第６図（ｂ） 第７図 （ａ） 第７図（ｂ） 第７図（ｃ） 第８図
Claims (1)
- 第１導電形の半導体基板上に絶縁膜を介して設けられ
た金属のボンディングパッドを有する半導体装置のパッ
ド構造において、上記半導体基板中に上記ボンディング
パッドを囲む形状に第二導電形の拡散層を設けたことを
特徴とする半導体装置のパッド構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62308745A JP2549679B2 (ja) | 1987-12-08 | 1987-12-08 | 半導体装置のパッド構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62308745A JP2549679B2 (ja) | 1987-12-08 | 1987-12-08 | 半導体装置のパッド構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01150337A true JPH01150337A (ja) | 1989-06-13 |
| JP2549679B2 JP2549679B2 (ja) | 1996-10-30 |
Family
ID=17984775
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62308745A Expired - Fee Related JP2549679B2 (ja) | 1987-12-08 | 1987-12-08 | 半導体装置のパッド構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2549679B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2336037B (en) * | 1998-04-01 | 2002-11-13 | Ericsson Telefon Ab L M | Radio frequency filtering |
-
1987
- 1987-12-08 JP JP62308745A patent/JP2549679B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2336037B (en) * | 1998-04-01 | 2002-11-13 | Ericsson Telefon Ab L M | Radio frequency filtering |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2549679B2 (ja) | 1996-10-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6407413B1 (en) | Semiconductor device with guard ring and Zener diode layer thereover | |
| US8716826B2 (en) | Semiconductor device | |
| JP3417013B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| US10438947B2 (en) | Semiconductor device, manufacturing method therefor and semiconductor module | |
| JPH04332173A (ja) | プレーナ型半導体装置及びその製造方法 | |
| JPS6153877B2 (ja) | ||
| JP4795613B2 (ja) | 半導体装置 | |
| JP2549679B2 (ja) | 半導体装置のパッド構造 | |
| JP3425574B2 (ja) | 半導体集積回路の入出力保護装置 | |
| CN112133743A (zh) | 可控硅结构及其制造方法 | |
| JP2537161B2 (ja) | Ｍｏｓ型半導体装置 | |
| CN100446276C (zh) | 穿通二极管及其制造方法 | |
| JP2596312B2 (ja) | 半導体装置 | |
| JPS6135568A (ja) | ゲ−ト保護ダイオ−ド | |
| JP2990736B2 (ja) | 半導体入出力保護回路 | |
| JP2785792B2 (ja) | 電力用半導体素子 | |
| JP2743814B2 (ja) | 半導体装置 | |
| JPH0832049A (ja) | 半導体装置 | |
| JPH02202063A (ja) | 半導体装置 | |
| JPH04162681A (ja) | 半導体装置 | |
| JP2949769B2 (ja) | 半導体入力保護装置 | |
| JPH0456227A (ja) | 半導体装置 | |
| JPS6156458A (ja) | 半導体装置 | |
| JPH0945892A (ja) | サージ防護素子 | |
| JPH0738054A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |