JPH01150392A - 電子装置の誤動作防止回路 - Google Patents
電子装置の誤動作防止回路Info
- Publication number
- JPH01150392A JPH01150392A JP62310223A JP31022387A JPH01150392A JP H01150392 A JPH01150392 A JP H01150392A JP 62310223 A JP62310223 A JP 62310223A JP 31022387 A JP31022387 A JP 31022387A JP H01150392 A JPH01150392 A JP H01150392A
- Authority
- JP
- Japan
- Prior art keywords
- unit
- circuit
- electronic device
- output signal
- erroneous operation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003449 preventive effect Effects 0.000 title abstract 2
- 230000007257 malfunction Effects 0.000 claims description 14
- 230000002265 prevention Effects 0.000 claims description 8
- 230000010354 integration Effects 0.000 claims description 3
- 238000000034 method Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 5
- 238000003780 insertion Methods 0.000 description 3
- 230000037431 insertion Effects 0.000 description 3
- 101100165575 Danio rerio boka gene Proteins 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000004575 stone Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Landscapes
- Logic Circuits (AREA)
- Mounting Of Printed Circuit Boards And The Like (AREA)
- Direct Current Feeding And Distribution (AREA)
- Control Of Voltage And Current In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、電子装置の誤動作防止回路に関する。
従来、電子装置にユニットの挿抜を行う場合は、通常電
子装置の電源を停止させて行っており、電子装置の機能
の一時停止をして行っていた。しかしながら電子装置の
規模の拡大、機能の多様化等により、この−時停止が許
容されぬものとなり、そこで、従来は、ユニットの電子
装置へ接続するコネクタ部の端子寸法を差別化し、例え
ば、長短二種類の端子にして、電子装置への挿入時に長
い端子が先に挿入し、次に短い端子が挿入するようにし
て段階的にユニットを挿入し接続している。
子装置の電源を停止させて行っており、電子装置の機能
の一時停止をして行っていた。しかしながら電子装置の
規模の拡大、機能の多様化等により、この−時停止が許
容されぬものとなり、そこで、従来は、ユニットの電子
装置へ接続するコネクタ部の端子寸法を差別化し、例え
ば、長短二種類の端子にして、電子装置への挿入時に長
い端子が先に挿入し、次に短い端子が挿入するようにし
て段階的にユニットを挿入し接続している。
上述した従来のユニットの挿抜方法では、電子装置活性
時のユニット挿抜のタイミングの遅早によっては、電源
供給の保証や、ユニット挿抜過渡期の出力信号の状態レ
ベルの保証等に問題があり、必ずしも全ての誤動作を防
止するまでには至らずシステム全体の！１！１構が一時
停止する場合があるという欠点がある。
時のユニット挿抜のタイミングの遅早によっては、電源
供給の保証や、ユニット挿抜過渡期の出力信号の状態レ
ベルの保証等に問題があり、必ずしも全ての誤動作を防
止するまでには至らずシステム全体の！１！１構が一時
停止する場合があるという欠点がある。
本発明の電子装置の誤動作防止回路は、電子装置を構成
する各ユニットにこの各ユニットの動作の実行又は停止
を制御するイネーブル信号を受信するイネーブル信号受
信回路と、前記電子装置から挿抜されない他ユニットへ
の信号出力を前記イネーブル信号を用いて制御する出力
信号制御回路と、前記電子装置の内部電源から供給され
る電力と前記電子装置の外部電源から供給される電力と
の論理和をとり前記ユニットへ電源を供給する電源統合
回路とを有して構成し、前記電子装置から前記ユニット
の挿抜時に前記ユニット間の信号の授受時の誤動作を防
止する。
する各ユニットにこの各ユニットの動作の実行又は停止
を制御するイネーブル信号を受信するイネーブル信号受
信回路と、前記電子装置から挿抜されない他ユニットへ
の信号出力を前記イネーブル信号を用いて制御する出力
信号制御回路と、前記電子装置の内部電源から供給され
る電力と前記電子装置の外部電源から供給される電力と
の論理和をとり前記ユニットへ電源を供給する電源統合
回路とを有して構成し、前記電子装置から前記ユニット
の挿抜時に前記ユニット間の信号の授受時の誤動作を防
止する。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の一実施例を示す回路図、第２国は第１
図に示す本実施例が適用されているユニットが電子装置
のシェルフから挿抜されている状態を示す模式図である
。
図に示す本実施例が適用されているユニットが電子装置
のシェルフから挿抜されている状態を示す模式図である
。
第１図において、本実施例の電子装置の誤動作防止回路
１はイネーブル信号Ｃを受信して論理反転させるインバ
ータ回路からなるイネーブル信号受信回路１２と、被制
御出力信号ａをイネーブル信号Ｃの論理反転信号下−に
よって制御して出力信号すを出力する二人力ＮＡＮＤ回
路からなる出力信号制御回路１１と、外部電源からの外
部電力ｆと内部電源からの内部電力ｅとの論理和によっ
て供給電力ｄを出力する電源統合回路１３とを有して構
成している。
１はイネーブル信号Ｃを受信して論理反転させるインバ
ータ回路からなるイネーブル信号受信回路１２と、被制
御出力信号ａをイネーブル信号Ｃの論理反転信号下−に
よって制御して出力信号すを出力する二人力ＮＡＮＤ回
路からなる出力信号制御回路１１と、外部電源からの外
部電力ｆと内部電源からの内部電力ｅとの論理和によっ
て供給電力ｄを出力する電源統合回路１３とを有して構
成している。
第２図においては、第１図に示した本実施例の誤動作防
止回路１が実装されるユニット３０が、電子装置（図示
省略）のシェルフ２０から外部電源から電力ｆの供給を
受けた状態で、挿抜されることを示している。
止回路１が実装されるユニット３０が、電子装置（図示
省略）のシェルフ２０から外部電源から電力ｆの供給を
受けた状態で、挿抜されることを示している。
次に、本実施例の動作を第１図、第２図を併用して説明
する。
する。
電子装置（以下装置と記す）のシェルフ２０ヘユニツト
３０を挿入する時点およびシェルフ２０からユニット３
０を抜き出す時点には、必ず外部電源から電源供給回路
１３へ電力ｆを供給しておく。
３０を挿入する時点およびシェルフ２０からユニット３
０を抜き出す時点には、必ず外部電源から電源供給回路
１３へ電力ｆを供給しておく。
外部電源からの電力ｆは電源統合回路１３に送られこれ
を通過し供給電力ｄとしてユニット３０内で消費される
。
を通過し供給電力ｄとしてユニット３０内で消費される
。
次に、先ず、ユニット３０挿入前には、外部電源からの
電力ｆにより、イネーブル信号受信回路１２および出力
信号制御回路１１に電源供給を行う。
電力ｆにより、イネーブル信号受信回路１２および出力
信号制御回路１１に電源供給を行う。
ここで、ユニット３０は未だ装置のシェルフ２０に挿入
されていないので、イネーブル信号Ｃは受信されていな
い。従って、イネーブル信号受信回路１２は、出力信号
制御回路１１に対して出力信号すをディスエーブルとす
る情報を送信する。
されていないので、イネーブル信号Ｃは受信されていな
い。従って、イネーブル信号受信回路１２は、出力信号
制御回路１１に対して出力信号すをディスエーブルとす
る情報を送信する。
出力信号制御回路１１の出力部はオーブンコレクタ又は
３ステート等のデバイスを用いてディスエーブル時には
ハイインピーダンスとなるようにする。
３ステート等のデバイスを用いてディスエーブル時には
ハイインピーダンスとなるようにする。
次に、上記状態にてユニット３０をシェルフ２０に挿入
する。ユニット３０の出力信号すはハイインピーダンス
となっているので装置に対して誤動作をもたらすことは
ない。
する。ユニット３０の出力信号すはハイインピーダンス
となっているので装置に対して誤動作をもたらすことは
ない。
ユニット３０がシェルフ２０に実装された後、装置より
イネーブル信号Ｃが送られて来るので、これをイネーブ
ル信号受信回路１２で受ける。イネーブル信号受信回路
１２では、このイネーブル信号Ｃに従いイネーブル信号
Ｃを論理反転したイネーブル情報計を出力信号制御回路
１１に送信する。出力信号制御回路では、イネーブル情
報石−に従い被制御出力信号ａをイネーブルとする。
イネーブル信号Ｃが送られて来るので、これをイネーブ
ル信号受信回路１２で受ける。イネーブル信号受信回路
１２では、このイネーブル信号Ｃに従いイネーブル信号
Ｃを論理反転したイネーブル情報計を出力信号制御回路
１１に送信する。出力信号制御回路では、イネーブル情
報石−に従い被制御出力信号ａをイネーブルとする。
以後、ユニット３０は、他の実装済ユニットとの間で通
常の信号の授受を行うことができる。
常の信号の授受を行うことができる。
又、ユニット３０が装置に実装されると、装置の内部電
源から電力ｅが電源統合回路１３に供給されるので、以
後内部電源を用いてユニット３０を動作させれば良いの
で、ユニット３０と外部電源との接続は外して良い。
源から電力ｅが電源統合回路１３に供給されるので、以
後内部電源を用いてユニット３０を動作させれば良いの
で、ユニット３０と外部電源との接続は外して良い。
逆に、ユニット３０をシェルフ２０から抜き出す場合も
、先ず外部電源を電源統合回路１３に接続しておけば、
抜き出す時の過渡期においても電源供給が保証されるこ
とにより出力信号制御回路１１が誤動作することはない
。
、先ず外部電源を電源統合回路１３に接続しておけば、
抜き出す時の過渡期においても電源供給が保証されるこ
とにより出力信号制御回路１１が誤動作することはない
。
以上説明したように本発明は、電子装置を構成するユニ
ット内に本発明による誤動作防止回路を実装することに
より、ユニットの挿抜時に電子装置に誤動作を与える要
因が無くなり、電子装置の機能停止をさせず、かつ電子
装置活性時にても誤動作することなく、ユニットの挿抜
を行うことが出来るので、従来起きていたユニットの挿
抜時でのシステム全体の機能の一時停止をなくすること
ができる効果がある。
ット内に本発明による誤動作防止回路を実装することに
より、ユニットの挿抜時に電子装置に誤動作を与える要
因が無くなり、電子装置の機能停止をさせず、かつ電子
装置活性時にても誤動作することなく、ユニットの挿抜
を行うことが出来るので、従来起きていたユニットの挿
抜時でのシステム全体の機能の一時停止をなくすること
ができる効果がある。
第１図は本発明の一実施例を示す回路図、第２図は第１
図に示す実施例が適用されているユニットが電子装置の
シェルフから挿抜されている状態を示す模式図である。 １・・・誤動作防止回路、１１・・・出力信号制御回路
、１２・・・イネーブル信号受信回路、１３・・・電源
統合回路、２０・・・シェルフ、３０・・・ユニット。 代理人 弁理士 内 原 音 １鋲り作防止回昆 Ｉ Ｌ Ｊ／１°ボカ不
腎弓弔゛１智回３４ ７′？ ・イ半−′フ′ル仏号づ亡イ吉回ヱ各／３・
・電床程合回路 第 １ 図 第 Ｚ 図
図に示す実施例が適用されているユニットが電子装置の
シェルフから挿抜されている状態を示す模式図である。 １・・・誤動作防止回路、１１・・・出力信号制御回路
、１２・・・イネーブル信号受信回路、１３・・・電源
統合回路、２０・・・シェルフ、３０・・・ユニット。 代理人 弁理士 内 原 音 １鋲り作防止回昆 Ｉ Ｌ Ｊ／１°ボカ不
腎弓弔゛１智回３４ ７′？ ・イ半−′フ′ル仏号づ亡イ吉回ヱ各／３・
・電床程合回路 第 １ 図 第 Ｚ 図
Claims (1)
- 電子装置を構成する各ユニットにこの各ユニットの動作
の実行又は停止を制御するイネーブル信号を受信するイ
ネーブル信号受信回路と、前記電子装置から挿抜されな
い他ユニットへの信号出力を前記イネーブル信号を用い
て制御する出力信号制御回路と、前記電子装置の内部電
源から供給される電力と前記電子装置の外部電源から供
給される電力との論理和をとり前記ユニットへ電源を供
給する電源統合回路とを有して構成し、前記電子装置か
ら前記ユニットの挿抜時に前記ユニット間の信号の授受
時の誤動作を防止することを特徴とする電子装置の誤動
作防止回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62310223A JPH01150392A (ja) | 1987-12-07 | 1987-12-07 | 電子装置の誤動作防止回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62310223A JPH01150392A (ja) | 1987-12-07 | 1987-12-07 | 電子装置の誤動作防止回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01150392A true JPH01150392A (ja) | 1989-06-13 |
Family
ID=18002674
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62310223A Pending JPH01150392A (ja) | 1987-12-07 | 1987-12-07 | 電子装置の誤動作防止回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01150392A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8408649B2 (en) | 2007-09-10 | 2013-04-02 | Shiroki Corporation | Walk-in seat |
-
1987
- 1987-12-07 JP JP62310223A patent/JPH01150392A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8408649B2 (en) | 2007-09-10 | 2013-04-02 | Shiroki Corporation | Walk-in seat |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1311958B1 (en) | Method and apparatus for removing and installing a computer system bus agent without powering down the computer system | |
| KR100208292B1 (ko) | Ipc의 이중화 버스 클럭 감시 회로 | |
| JPS60192447A (ja) | 異常デ−タ受信防止回路 | |
| JPH01150395A (ja) | 電子装置の誤動作防止回路 | |
| JPH01150393A (ja) | 電子装置の誤動作防止回路 | |
| JPH01150394A (ja) | 電子装置の誤動作防止回路 | |
| CN116107409A (zh) | 一种多板卡控制系统的复位控制方法 | |
| JPS5954354A (ja) | 信号伝送方法 | |
| JPS5919373B2 (ja) | クロツク切替方式 | |
| US5999742A (en) | Dual latch data transfer pacing logic using a timer to maintain a data transfer interval | |
| JP2701769B2 (ja) | 活線挿抜方式 | |
| KR100299316B1 (ko) | 에이티엠 교환 시스템에서의 셀 경계 회복 방법 | |
| JPH06110583A (ja) | リセット回路 | |
| JP3269291B2 (ja) | 活線挿抜方式 | |
| JP2794440B2 (ja) | Ｐｗｍ制御装置 | |
| JP2571460B2 (ja) | イニシャルリセット制御方式 | |
| JPS63208109A (ja) | 電子回路基板 | |
| JPH0243608A (ja) | システムクロック断対応方法 | |
| KR100243694B1 (ko) | 데이터 충돌 방지를 위한 1+1 유니트 절체 장치 | |
| JPH04107021A (ja) | 挿抜保護方式 | |
| JPS61187056A (ja) | マルチドロツプ・シリアルバス用伝送ユニツトの異常監視回路 | |
| JPH09212201A (ja) | 生産設備用制御回路 | |
| JPS63202154A (ja) | シリアル通信方式 | |
| JPS61134826A (ja) | バスライン装置 | |
| JPS61255445A (ja) | Ｃｐｕ監視回路 |