JPH0115201B2 - - Google Patents
Info
- Publication number
- JPH0115201B2 JPH0115201B2 JP58053947A JP5394783A JPH0115201B2 JP H0115201 B2 JPH0115201 B2 JP H0115201B2 JP 58053947 A JP58053947 A JP 58053947A JP 5394783 A JP5394783 A JP 5394783A JP H0115201 B2 JPH0115201 B2 JP H0115201B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- output
- transistor
- transistors
- mirror circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
- H03F3/45174—Mirror types
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/34—DC amplifiers in which all stages are DC-coupled
- H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
- H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
- H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
- H03K3/282—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator astable
- H03K3/2821—Emitters connected to one another by using a capacitor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45176—A cross coupling circuit, e.g. consisting of two cross coupled transistors, being added in the load circuit of the amplifying transistors of a differential amplifier
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Control Of Electrical Variables (AREA)
Description
【発明の詳細な説明】
［発明の技術分野］
本発明は、複数個のトランジスタのコレクタの
いずれかに入力電流が供給されると、そのトラン
ジスタとベース同士が共通接続されているトラン
ジスタのコレクタより出力電流が得られるカレン
ト・ミラー回路に関する。 ［発明の技術的背景とその問題点］ 上記の複数入力端を有するカレント・ミラー回
路は、例えば、コンデンサーに充放電を行うこと
により発振出力を得るマルチバイブレータの発振
周波数を電流制御する場合等に用いられている。
第１図は、２入力端を有するカレント・ミラー回
路１をマルチバイブレータ２の発振出力制御に用
いた場合の、模式的な構成図である。図において
カレント・ミラー回路１は、それぞれのベース同
士が接続された２組のトランジスタ対、Q1とQ2
およびQ3とQ4を有し、トランジスタQ1，Q2，
Q3，Q4の各エミツタは、それぞれ抵抗R1，R2，
R3，R4を介して接地されている。また、トラン
ジスタQ1とQ2およびQ3とQ4のそれぞれにベース
電流を供給するために、この例ではトランジスタ
Q1のコレクタとベース同士を接続し、同様に、
トランジスタQ4のコレクタとベース同士を接続
している。またトランジスタQ2，Q3のコレクタ
間には、コンデンサ７が接続されている。 上記のカレント・ミラー回路１では、トランジ
スタQ1，Q2のコレクタが各々入力端５，６と接
続されており、それぞれの入力端５，６に対応す
る出力端８，９は各々トランジスタQ2，Q3のコ
レクタに接続されている。 この出力端８，９に接続するコンデンサ７の両
端電圧波形４ａは、出力電流I2，I3により制御さ
れる。第２図ａに上記コンデンサ７の両端電圧波
形４ａの波形図を示す。両端電圧波形４ａの立ち
上り期間t1と立ち下り期間t2はそれぞれ、 t1＝8CVref／I2 t2＝8CVref／I3 と定められる。ここでVrefはマルチバイブレー
タ２内の基準電圧であり、Ｃはコンデンサ７の容
量値を示すものである。 上記の如く、両端電圧波形４ａの立ち上り期間
t1、立ち下り期間t2はそれぞれカレント・ミラー
回路１の出力電流I2，I3に存在している。マルチ
バイブレータ２は、この両端出力波形４ａを基に
第２図ｂに示す発振信号４ｂを出力する。両端電
圧波形４ａの振動値は一定であるため、発振信号
４ｂのデユーテイ比ａ：ｂは、出力電流I2，I3の
値によつて決定される。すなわち、デユーテイ比
ａ：ｂは、期間t1，t2内における信号の傾斜の度
合により決定されるが、この度合は出力電流I2，
I3に依存してあるのである。ここで、上記の発振
信号４のデユーテイ比は１であることが望まし
い。すなわち、出力電流I2，I3の値が両者等しい
ことが要求される。 次に、カレント・ミラー回路１の動作説明に移
る。 カレント・ミラー回路１の入力端５，６には、
切換回路３を介して、交互に発振制御電流Ｉが供
給される。いま、切換回路３内の切換スイツチが
入力端５側に倒されているとすると、トランジス
タQ1のコレクタに制御電流I1（＝）が供給され
る。このときトランジスタQ1とQ2のベースは共
通接続されており、かつトランジスタQ1のコレ
クタとベース同士もまた接続されているため、ト
ランジスタQ1に発生するベース電圧VBE1とトラ
ンジスタQ2のベース電圧VBE2が等しくなる。こ
れにより、トランジスタQ2のコレクタには出力
電流I2が流れることになる。以上の動作は、入力
端６に制御電流I4（＝）が供給された場合も全
く同様であり、トランジスタQ4のコレクタに入
力電流I4を流すことで、トランジスタQ3のコレク
タに出力電流I3が流れる。 さて、トランジスタQ1とQ2の特性ならびにQ3
とQ4の特性、および抵抗R1とR2ならびにR3とR4
の抵抗値が各々等しい場合には、入力電流I1と出
力電流I2ならびに入力電流I4と出力電流I3とはそ
れぞれ等しいものとなる。このとき、第１図に示
した例では、I1＝I4（＝）であるから、I2＝I3と
なり、所望の通り、マルチバイブレータ２より得
られる発振出力４のデユーテイ比は１となる。 ところが、実際においては抵抗R1とR2および
R3とR4の抵抗値を各々厳密に一致させることは
難しく、抵抗値にばらつきが生じるのを認めざる
を得ない。この抵抗値のばらつきにより、入力電
流I1とI4の値を等しくしたとしても、出力電流で
あるI2とI3の相互の値は必ずしも等しくはならな
い。 例えば、抵抗R1とR2間の抵抗値のばらつき、
ならびに抵抗R3とR4間の抵抗値のばらつきを共
に３％とした場合、最悪の状態を想定し、 I2／I1＝R2／R1＝0.97、I3／I4＝R4／R3＝1.03 とすると、 I2／I3＝R1／R2・R4／R3＝1.03／0.97＝1.06 となる。よつて、出力電流I2，I3間には６％のば
らつきが生じることになる。 また、上述の如く、抵抗値を厳密に一致させる
のが難しいように、実際には、トランジスタQ1
とQ2間の特性ならびにトランジスタQ3とQ4間の
特性を各々等しくすることも困難である。しかし
ながら、このトランジスタの特性のばらつきによ
る出力電流I2，I3のばらつきは、上記の抵抗値の
ばらつきによるものと比較してその影響は無視し
得るものとなつている。 すなわち、トランジスタQ1，Q2のベース電圧
VBE1、VBE2相互間のばらつきと、トランジスタ
Q3，Q4のベース電圧VBE3、VBE4相互間のばらつ
きを共に3mVとし、各トランジスタQ1〜Q4のエ
ミツタ電位VEを0.6Vとして、ベース電圧のばら
つきによる出力電流I2，I3のばらつきを考える
と、ベース電圧のばらつきは、エミツタ電位VE
に対し影響を与えるため、最悪の状態を想定し、 I2／I1＝VE／｜VBE1−VBE2｜＋VE＝600／603＝0.995 I3／I4＝｜VBE3−VBE4｜＋VE／VE＝603／600＝1.005 とすると、 I3／I2＝I3／I4・I1／I2＝1.005／0.995＝1.01 となる。よつて、トランジスタの特性のばらつき
による出力電流I2，I3のばらつきは、最悪の場合
でも１％にとどまり、この値は、抵抗値のばらつ
きによる出力電流I2，I3のばらつき値である６％
に比較し、無視し得るものとなつている。 以上説明してきたように、従来のカレント・ミ
ラー回路１では、入力電流I1とI4を等しくしたと
しても、それぞれの入力電流I1，I4に対応して出
力される出力電流I2，I3の値が等しくならず、例
えば、このカレント・ミラー回路１をマルチバイ
ブレータ２に接続して使用した場合には、マルチ
バイブレータ２の発振出力４のデユーテイ比を所
望の値である１とすることができなかつた。 ［発明の目的］ 本発明は、上記した問題点に鑑みなされたもの
で、入力電流が各々等しい場合には、抵抗のばら
つきに何ら影響されずに、各々の入力電流に対応
して出力される出力電流の値が等しくなるカレン
ト・ミラー回路を提供することを目的とする。 ［発明の概要］ 本発明のカレント・ミラー回路は、入力電流が
供給される各トランジスタのエミツタに接続され
る抵抗を共通のものとすると共に、出力電流を供
給する各トランジスタのエミツタに接続される抵
抗を共通のものとしたカレント・ミラー回路であ
る。 ［発明の実施例］ 第３図に本発明のカレント・ミラー回路の一実
施例の回路構成図を示す。本発明のカレント・ミ
ラー回路１０の構成と従来のカレント・ミラー回
路１の構成の相異点は、従来、入力電流I1，I4が
供給されるトランジスタQ1，Q4の各エミツタに
個別に接続されていた抵抗R1，R4を共通のもの
とし、ひとつの抵抗R5とした点と、従来、出力
電流I2，I3を供給するトランジスタQ2，Q3の各エ
ミツタに個別に接続されていた抵抗R2，R3を共
通のものとし、ひとつの抵抗R6とした点にある。 以下、このカレント・ミラー回路１０の動作説
明明を行う。カレント・ミラー回路１０は入力端
１１，１４のそれぞれに交互に入力電流が供給さ
れて動作する。そこでまず、入力端１１に入力電
流I1が供給された場合を考える。この場合には、
そのベース同士が共通接続されているトランジス
タQ1とQ2のみが動作状態にあり、トランジスタ
Q3，Q4はいずれも非動作状態にある。そこで、
このときのカレント・ミラー回路１０の等価回路
２０を第４図ａに示す。 第４図ａにおいてトランジスタQ1，Q2のベー
ス電圧VBEをそれぞれVBE1，VBE2とすると、 VBE1＋R5I1＝VBE2＋R6I2 ………(1) となる。ところで、一般にトランジスタのコレク
タ電流Icとベース電圧VBEとの関係は、 VBE＝VTloIc／Is ………(2) と表わされる。ここでVT＝kT／ｑ（ｑ；単位電荷、 ｋ；ボルツマン定数、Ｔ；絶対温度）、Is；飽和
電流である。上記の(1)、(2)式より出力端１２より
出力される出力電流I2は、 I2＝R5／R6I1＋VT／R6loI1／I2 ………(3) と表わされる。 次に、入力端１４に入力電流I4が供給された場
合を考える。この場合には、トランジスタQ3，
Q4が動作状態にあり、トランジスタQ1，Q2は非
動状態になる。したがつて、このときのカレン
ト・ミラー回路１０の等価回路３０は第４図ｂに
示すものとなる。等価回路３０は対称形ではある
が、前述の等価回路２０と全く等しい。したがつ
て、出力端１３より出力される出力電流I3は、 I3＝R5／R6I4＋VT／R6lnI4／I3 ………(4) と表わされることになる。 したがつて、本発明のカレント・ミラー回路１
０は、入力電流I1を入力端１１より供給すること
により、出力端１２に(3)式に示す出力電流I2を、
また入力電流I4を入力端１４より供給することに
より、出力端１３に(4)式に示す出力電流I3をそれ
ぞれ得ることができる。 ［発明の効果］ 上記の如く、本発明のカレント・ミラー回路１
０では、それぞれ(3)、(4)式に示した出力電流I2，
I3が得られるが、ここでI1＝I4とした場合には、
(3)式に示す入力電流I1と出力電流I2、ならびに(4)
式に示す入力電流I4と出力電流I3の関係は両者全
く等しいため、従来問題であつた抵抗値のばらつ
きの影響は全く受けずに、出力電流I2とI3は等し
いものとなる。 なお、本発明のカレント・ミラー回路１０にお
いても、トランジスタQ1〜Q4の特性のばらつき
の影響による出力電流I2とI3の値のばらつき（不
一致）は、従来のカレント・ミラー回路１と同様
に存在するが、このばらつきは先に示した如く非
常に少く、問題とはならない。また、このばらつ
きは、単にトランジスタQ1〜Q4のエミツタ電位
VEを高く設定することにより容易に軽減し得る
ものである。 以上の如く、本発明のカレント・ミラー回路１
０は、非常に簡単な構成により、従来問題となつ
ていた出力電流I2，I3間の値のばらつきを解消す
ることに成功しており、その効果は絶大である。
いずれかに入力電流が供給されると、そのトラン
ジスタとベース同士が共通接続されているトラン
ジスタのコレクタより出力電流が得られるカレン
ト・ミラー回路に関する。 ［発明の技術的背景とその問題点］ 上記の複数入力端を有するカレント・ミラー回
路は、例えば、コンデンサーに充放電を行うこと
により発振出力を得るマルチバイブレータの発振
周波数を電流制御する場合等に用いられている。
第１図は、２入力端を有するカレント・ミラー回
路１をマルチバイブレータ２の発振出力制御に用
いた場合の、模式的な構成図である。図において
カレント・ミラー回路１は、それぞれのベース同
士が接続された２組のトランジスタ対、Q1とQ2
およびQ3とQ4を有し、トランジスタQ1，Q2，
Q3，Q4の各エミツタは、それぞれ抵抗R1，R2，
R3，R4を介して接地されている。また、トラン
ジスタQ1とQ2およびQ3とQ4のそれぞれにベース
電流を供給するために、この例ではトランジスタ
Q1のコレクタとベース同士を接続し、同様に、
トランジスタQ4のコレクタとベース同士を接続
している。またトランジスタQ2，Q3のコレクタ
間には、コンデンサ７が接続されている。 上記のカレント・ミラー回路１では、トランジ
スタQ1，Q2のコレクタが各々入力端５，６と接
続されており、それぞれの入力端５，６に対応す
る出力端８，９は各々トランジスタQ2，Q3のコ
レクタに接続されている。 この出力端８，９に接続するコンデンサ７の両
端電圧波形４ａは、出力電流I2，I3により制御さ
れる。第２図ａに上記コンデンサ７の両端電圧波
形４ａの波形図を示す。両端電圧波形４ａの立ち
上り期間t1と立ち下り期間t2はそれぞれ、 t1＝8CVref／I2 t2＝8CVref／I3 と定められる。ここでVrefはマルチバイブレー
タ２内の基準電圧であり、Ｃはコンデンサ７の容
量値を示すものである。 上記の如く、両端電圧波形４ａの立ち上り期間
t1、立ち下り期間t2はそれぞれカレント・ミラー
回路１の出力電流I2，I3に存在している。マルチ
バイブレータ２は、この両端出力波形４ａを基に
第２図ｂに示す発振信号４ｂを出力する。両端電
圧波形４ａの振動値は一定であるため、発振信号
４ｂのデユーテイ比ａ：ｂは、出力電流I2，I3の
値によつて決定される。すなわち、デユーテイ比
ａ：ｂは、期間t1，t2内における信号の傾斜の度
合により決定されるが、この度合は出力電流I2，
I3に依存してあるのである。ここで、上記の発振
信号４のデユーテイ比は１であることが望まし
い。すなわち、出力電流I2，I3の値が両者等しい
ことが要求される。 次に、カレント・ミラー回路１の動作説明に移
る。 カレント・ミラー回路１の入力端５，６には、
切換回路３を介して、交互に発振制御電流Ｉが供
給される。いま、切換回路３内の切換スイツチが
入力端５側に倒されているとすると、トランジス
タQ1のコレクタに制御電流I1（＝）が供給され
る。このときトランジスタQ1とQ2のベースは共
通接続されており、かつトランジスタQ1のコレ
クタとベース同士もまた接続されているため、ト
ランジスタQ1に発生するベース電圧VBE1とトラ
ンジスタQ2のベース電圧VBE2が等しくなる。こ
れにより、トランジスタQ2のコレクタには出力
電流I2が流れることになる。以上の動作は、入力
端６に制御電流I4（＝）が供給された場合も全
く同様であり、トランジスタQ4のコレクタに入
力電流I4を流すことで、トランジスタQ3のコレク
タに出力電流I3が流れる。 さて、トランジスタQ1とQ2の特性ならびにQ3
とQ4の特性、および抵抗R1とR2ならびにR3とR4
の抵抗値が各々等しい場合には、入力電流I1と出
力電流I2ならびに入力電流I4と出力電流I3とはそ
れぞれ等しいものとなる。このとき、第１図に示
した例では、I1＝I4（＝）であるから、I2＝I3と
なり、所望の通り、マルチバイブレータ２より得
られる発振出力４のデユーテイ比は１となる。 ところが、実際においては抵抗R1とR2および
R3とR4の抵抗値を各々厳密に一致させることは
難しく、抵抗値にばらつきが生じるのを認めざる
を得ない。この抵抗値のばらつきにより、入力電
流I1とI4の値を等しくしたとしても、出力電流で
あるI2とI3の相互の値は必ずしも等しくはならな
い。 例えば、抵抗R1とR2間の抵抗値のばらつき、
ならびに抵抗R3とR4間の抵抗値のばらつきを共
に３％とした場合、最悪の状態を想定し、 I2／I1＝R2／R1＝0.97、I3／I4＝R4／R3＝1.03 とすると、 I2／I3＝R1／R2・R4／R3＝1.03／0.97＝1.06 となる。よつて、出力電流I2，I3間には６％のば
らつきが生じることになる。 また、上述の如く、抵抗値を厳密に一致させる
のが難しいように、実際には、トランジスタQ1
とQ2間の特性ならびにトランジスタQ3とQ4間の
特性を各々等しくすることも困難である。しかし
ながら、このトランジスタの特性のばらつきによ
る出力電流I2，I3のばらつきは、上記の抵抗値の
ばらつきによるものと比較してその影響は無視し
得るものとなつている。 すなわち、トランジスタQ1，Q2のベース電圧
VBE1、VBE2相互間のばらつきと、トランジスタ
Q3，Q4のベース電圧VBE3、VBE4相互間のばらつ
きを共に3mVとし、各トランジスタQ1〜Q4のエ
ミツタ電位VEを0.6Vとして、ベース電圧のばら
つきによる出力電流I2，I3のばらつきを考える
と、ベース電圧のばらつきは、エミツタ電位VE
に対し影響を与えるため、最悪の状態を想定し、 I2／I1＝VE／｜VBE1−VBE2｜＋VE＝600／603＝0.995 I3／I4＝｜VBE3−VBE4｜＋VE／VE＝603／600＝1.005 とすると、 I3／I2＝I3／I4・I1／I2＝1.005／0.995＝1.01 となる。よつて、トランジスタの特性のばらつき
による出力電流I2，I3のばらつきは、最悪の場合
でも１％にとどまり、この値は、抵抗値のばらつ
きによる出力電流I2，I3のばらつき値である６％
に比較し、無視し得るものとなつている。 以上説明してきたように、従来のカレント・ミ
ラー回路１では、入力電流I1とI4を等しくしたと
しても、それぞれの入力電流I1，I4に対応して出
力される出力電流I2，I3の値が等しくならず、例
えば、このカレント・ミラー回路１をマルチバイ
ブレータ２に接続して使用した場合には、マルチ
バイブレータ２の発振出力４のデユーテイ比を所
望の値である１とすることができなかつた。 ［発明の目的］ 本発明は、上記した問題点に鑑みなされたもの
で、入力電流が各々等しい場合には、抵抗のばら
つきに何ら影響されずに、各々の入力電流に対応
して出力される出力電流の値が等しくなるカレン
ト・ミラー回路を提供することを目的とする。 ［発明の概要］ 本発明のカレント・ミラー回路は、入力電流が
供給される各トランジスタのエミツタに接続され
る抵抗を共通のものとすると共に、出力電流を供
給する各トランジスタのエミツタに接続される抵
抗を共通のものとしたカレント・ミラー回路であ
る。 ［発明の実施例］ 第３図に本発明のカレント・ミラー回路の一実
施例の回路構成図を示す。本発明のカレント・ミ
ラー回路１０の構成と従来のカレント・ミラー回
路１の構成の相異点は、従来、入力電流I1，I4が
供給されるトランジスタQ1，Q4の各エミツタに
個別に接続されていた抵抗R1，R4を共通のもの
とし、ひとつの抵抗R5とした点と、従来、出力
電流I2，I3を供給するトランジスタQ2，Q3の各エ
ミツタに個別に接続されていた抵抗R2，R3を共
通のものとし、ひとつの抵抗R6とした点にある。 以下、このカレント・ミラー回路１０の動作説
明明を行う。カレント・ミラー回路１０は入力端
１１，１４のそれぞれに交互に入力電流が供給さ
れて動作する。そこでまず、入力端１１に入力電
流I1が供給された場合を考える。この場合には、
そのベース同士が共通接続されているトランジス
タQ1とQ2のみが動作状態にあり、トランジスタ
Q3，Q4はいずれも非動作状態にある。そこで、
このときのカレント・ミラー回路１０の等価回路
２０を第４図ａに示す。 第４図ａにおいてトランジスタQ1，Q2のベー
ス電圧VBEをそれぞれVBE1，VBE2とすると、 VBE1＋R5I1＝VBE2＋R6I2 ………(1) となる。ところで、一般にトランジスタのコレク
タ電流Icとベース電圧VBEとの関係は、 VBE＝VTloIc／Is ………(2) と表わされる。ここでVT＝kT／ｑ（ｑ；単位電荷、 ｋ；ボルツマン定数、Ｔ；絶対温度）、Is；飽和
電流である。上記の(1)、(2)式より出力端１２より
出力される出力電流I2は、 I2＝R5／R6I1＋VT／R6loI1／I2 ………(3) と表わされる。 次に、入力端１４に入力電流I4が供給された場
合を考える。この場合には、トランジスタQ3，
Q4が動作状態にあり、トランジスタQ1，Q2は非
動状態になる。したがつて、このときのカレン
ト・ミラー回路１０の等価回路３０は第４図ｂに
示すものとなる。等価回路３０は対称形ではある
が、前述の等価回路２０と全く等しい。したがつ
て、出力端１３より出力される出力電流I3は、 I3＝R5／R6I4＋VT／R6lnI4／I3 ………(4) と表わされることになる。 したがつて、本発明のカレント・ミラー回路１
０は、入力電流I1を入力端１１より供給すること
により、出力端１２に(3)式に示す出力電流I2を、
また入力電流I4を入力端１４より供給することに
より、出力端１３に(4)式に示す出力電流I3をそれ
ぞれ得ることができる。 ［発明の効果］ 上記の如く、本発明のカレント・ミラー回路１
０では、それぞれ(3)、(4)式に示した出力電流I2，
I3が得られるが、ここでI1＝I4とした場合には、
(3)式に示す入力電流I1と出力電流I2、ならびに(4)
式に示す入力電流I4と出力電流I3の関係は両者全
く等しいため、従来問題であつた抵抗値のばらつ
きの影響は全く受けずに、出力電流I2とI3は等し
いものとなる。 なお、本発明のカレント・ミラー回路１０にお
いても、トランジスタQ1〜Q4の特性のばらつき
の影響による出力電流I2とI3の値のばらつき（不
一致）は、従来のカレント・ミラー回路１と同様
に存在するが、このばらつきは先に示した如く非
常に少く、問題とはならない。また、このばらつ
きは、単にトランジスタQ1〜Q4のエミツタ電位
VEを高く設定することにより容易に軽減し得る
ものである。 以上の如く、本発明のカレント・ミラー回路１
０は、非常に簡単な構成により、従来問題となつ
ていた出力電流I2，I3間の値のばらつきを解消す
ることに成功しており、その効果は絶大である。
第１図は従来のカレント・ミラー回路をマルチ
バイブレータの発振出力制御に用いた場合の適用
例を示す概略構成図、第２図は上記マルチバイブ
レータの発振出力の波形図、第３図は本発明のカ
レント・ミラー回路の一実施例を示す回路構成
図、第４図は本発明のカレント・ミラー回路を動
作させた場合の等価回路図である。 Q1，Q2，Q3，Q4……トランジスタ、I1，I4…
…入力電流、I2，I3……出力電流、R5，R6……抵
抗。
バイブレータの発振出力制御に用いた場合の適用
例を示す概略構成図、第２図は上記マルチバイブ
レータの発振出力の波形図、第３図は本発明のカ
レント・ミラー回路の一実施例を示す回路構成
図、第４図は本発明のカレント・ミラー回路を動
作させた場合の等価回路図である。 Q1，Q2，Q3，Q4……トランジスタ、I1，I4…
…入力電流、I2，I3……出力電流、R5，R6……抵
抗。
Claims (1)
- １ 各々のベース同士が接続されている第１、第
２のトランジスタと、同じく各々のベース同士が
接続されている第３、第４のトランジスタと、前
記第１、第２のトランジスタおよび第３、第４の
トランジスタのベースに各々電流を供給する第
１、第２のベース電流供給手段と、一端が前記第
１、第４のトランジスタのエミツタに接続され他
端が接地されている第１の抵抗と、一端が前記第
２、第３のトランジスタのエミツタに接続され他
端が接地されている第２の抵抗とを有し、第１の
入力電流を前記第１のトランジスタのコレクタに
供給し前記第２のトランジスタのコレクタより第
１の出力電流を得、第２の入力電流を前記第４の
トランジスタのコレクタに供給し前記第３のトラ
ンジスタのコレクタより第２の出力電流を得るカ
レント・ミラー回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58053947A JPS59181803A (ja) | 1983-03-31 | 1983-03-31 | カレント・ミラ−回路 |
| GB08406736A GB2139030B (en) | 1983-03-31 | 1984-03-15 | Current mirror circuit |
| US06/593,307 US4596960A (en) | 1983-03-31 | 1984-03-26 | Current mirror circuit |
| DE3411507A DE3411507C2 (de) | 1983-03-31 | 1984-03-28 | Stromspiegelschaltung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58053947A JPS59181803A (ja) | 1983-03-31 | 1983-03-31 | カレント・ミラ−回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59181803A JPS59181803A (ja) | 1984-10-16 |
| JPH0115201B2 true JPH0115201B2 (ja) | 1989-03-16 |
Family
ID=12956911
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58053947A Granted JPS59181803A (ja) | 1983-03-31 | 1983-03-31 | カレント・ミラ−回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4596960A (ja) |
| JP (1) | JPS59181803A (ja) |
| DE (1) | DE3411507C2 (ja) |
| GB (1) | GB2139030B (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4673867A (en) * | 1986-06-30 | 1987-06-16 | Motorola, Inc. | Current mirror circuit and method for providing zero temperature coefficient trimmable current ratios |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3891935A (en) * | 1973-09-21 | 1975-06-24 | Rca Corp | Transistor biasing arrangement |
| JPS57204611A (en) * | 1981-06-10 | 1982-12-15 | Toshiba Corp | Voltage follower circuit |
| ZA834588B (en) * | 1982-06-24 | 1984-03-28 | Ciba Geigy Ag | Pressure-sensitive or heat-sensitive recording material |
| JPS611A (ja) * | 1984-06-11 | 1986-01-06 | Kumiai Chem Ind Co Ltd | 農薬粉剤組成物 |
-
1983
- 1983-03-31 JP JP58053947A patent/JPS59181803A/ja active Granted
-
1984
- 1984-03-15 GB GB08406736A patent/GB2139030B/en not_active Expired
- 1984-03-26 US US06/593,307 patent/US4596960A/en not_active Expired - Fee Related
- 1984-03-28 DE DE3411507A patent/DE3411507C2/de not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| GB8406736D0 (en) | 1984-04-18 |
| DE3411507C2 (de) | 1986-03-06 |
| GB2139030B (en) | 1986-04-30 |
| US4596960A (en) | 1986-06-24 |
| GB2139030A (en) | 1984-10-31 |
| DE3411507A1 (de) | 1984-10-11 |
| JPS59181803A (ja) | 1984-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0351118B2 (ja) | ||
| JPH07225628A (ja) | 基準電圧発生回路 | |
| JPH0324815B2 (ja) | ||
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| US4081696A (en) | Current squaring circuit | |
| US4596960A (en) | Current mirror circuit | |
| JP2729071B2 (ja) | 定電流回路 | |
| JPS5914816Y2 (ja) | 定電流回路 | |
| JP2563380B2 (ja) | 比較回路 | |
| JPH0616572B2 (ja) | 半導体回路装置 | |
| JPS6346845B2 (ja) | ||
| JPS59131210A (ja) | 利得制御増幅器 | |
| JPH04117019A (ja) | 発振回路 | |
| JPH0588566B2 (ja) | ||
| JPS6223164Y2 (ja) | ||
| JP2982192B2 (ja) | クランプ回路 | |
| JPH03153113A (ja) | 可変利得増幅器 | |
| JPS6323573B2 (ja) | ||
| JPH0480564B2 (ja) | ||
| JPH0680997B2 (ja) | 掛算回路 | |
| JPS59181802A (ja) | 電流入力型増幅装置 | |
| JPH0716210U (ja) | 基準電圧源回路 | |
| JPS631106A (ja) | カレントミラ−回路 | |
| JPS62290213A (ja) | エミツタ結合論理出力回路 | |
| JPS6075122A (ja) | レベルシフト回路 |