JPH01155688A - 接点信号インタフェース整合装置 - Google Patents
接点信号インタフェース整合装置Info
- Publication number
- JPH01155688A JPH01155688A JP62313993A JP31399387A JPH01155688A JP H01155688 A JPH01155688 A JP H01155688A JP 62313993 A JP62313993 A JP 62313993A JP 31399387 A JP31399387 A JP 31399387A JP H01155688 A JPH01155688 A JP H01155688A
- Authority
- JP
- Japan
- Prior art keywords
- interface matching
- contact signal
- printed circuit
- circuit board
- signal interface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Mounting Of Printed Circuit Boards And The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は、異なる制御装置間において、接点信号を授受
するインタフェースを実施する際に、有電圧/無電圧、
印加電圧階級常開接点/常閉接点、各信号共通線の有/
無等における各装置固有の入出力仕様のそれぞれについ
ての整合(マツチング)を取るために、有接点リレー回
路で構成された接点信号インタフェース整合装置に関す
る。
するインタフェースを実施する際に、有電圧/無電圧、
印加電圧階級常開接点/常閉接点、各信号共通線の有/
無等における各装置固有の入出力仕様のそれぞれについ
ての整合(マツチング)を取るために、有接点リレー回
路で構成された接点信号インタフェース整合装置に関す
る。
(従来の技術)
従来、この種の接点信号インタフェース整合装置として
、複数個のリレー、フェーズ、サージ吸収素子等を個別
に盤内に実装し、配線し装置間のインタフェース整合回
路を構成するものが知られている。
、複数個のリレー、フェーズ、サージ吸収素子等を個別
に盤内に実装し、配線し装置間のインタフェース整合回
路を構成するものが知られている。
(発明が解決しようとする問題点)
ところが、このようなインタフェース整合装置には、次
のような解決すべき問題点があった。
のような解決すべき問題点があった。
づなわち、回路素子をその都度個別に取付は配線するた
めに、実装効率が悪く、製作途中または完了後のインタ
フェースの仕様が一旦変更すると、部品の調達、配線の
撤去および追加作業等に多大な労力を費やし、変更仕様
に対する柔軟性に欠けることである。特に、異なる装置
間のインタフェースであるから、その装置が使用される
現場で実際に結合して始めて、不整合が発見されること
が多いことは、作業上重要な課題であった。従って、こ
の種の装置は、コンパクトで、かつ短時間で製作可能で
、仕様の変更に対しても簡単に対応できることが要望さ
れていた。
めに、実装効率が悪く、製作途中または完了後のインタ
フェースの仕様が一旦変更すると、部品の調達、配線の
撤去および追加作業等に多大な労力を費やし、変更仕様
に対する柔軟性に欠けることである。特に、異なる装置
間のインタフェースであるから、その装置が使用される
現場で実際に結合して始めて、不整合が発見されること
が多いことは、作業上重要な課題であった。従って、こ
の種の装置は、コンパクトで、かつ短時間で製作可能で
、仕様の変更に対しても簡単に対応できることが要望さ
れていた。
本発明は、上述の点に鑑み、従来技術の問題点を有効に
解決し、その構成が小形化され、その製作が容易で、実
装効率が高く、かつ仕様変更への対応が容易な接点信号
インタフェース整合装置を提供することを目的とする。
解決し、その構成が小形化され、その製作が容易で、実
装効率が高く、かつ仕様変更への対応が容易な接点信号
インタフェース整合装置を提供することを目的とする。
(問題点を解決プるための手段)
このような目的を達成するために、本発明は、盤の内部
に装備されたラックと、このラックに収納された複数種
のプリント基板カードと、このプリント基板カードに実
装された複数個のカードリレーおよびフェーズとを備え
、前記プリント基板カードが前記ラックの裏面にて外部
装置と結合され、所要のインタフェース整合回路を形成
することを特徴とダる。
に装備されたラックと、このラックに収納された複数種
のプリント基板カードと、このプリント基板カードに実
装された複数個のカードリレーおよびフェーズとを備え
、前記プリント基板カードが前記ラックの裏面にて外部
装置と結合され、所要のインタフェース整合回路を形成
することを特徴とダる。
本発明の一実施態様によれば、ラックと、盤の内部に設
けられた外部接続端子との間の結線を複数種のプリント
基板カードに共通とし固定化してなる。
けられた外部接続端子との間の結線を複数種のプリント
基板カードに共通とし固定化してなる。
(作用)
このような構成により、複数種の接点信号インタフェー
ス整合回路がプリント基板カードに搭載され、複数個の
プリント基板カードがラック内に収納されて、実施効率
が向上し、前記ラックの裏面にてラックと外部接続用端
子との間の配線を、プリント基板の種類を問わない共通
配線で実施づることにより、製作中または製作完了後の
仕様変更に対して、プリント基板の交換または外部端子
台における外部接続線の結線換えによって、対応容易と
したちのである。
ス整合回路がプリント基板カードに搭載され、複数個の
プリント基板カードがラック内に収納されて、実施効率
が向上し、前記ラックの裏面にてラックと外部接続用端
子との間の配線を、プリント基板の種類を問わない共通
配線で実施づることにより、製作中または製作完了後の
仕様変更に対して、プリント基板の交換または外部端子
台における外部接続線の結線換えによって、対応容易と
したちのである。
(実施例)
次に、本発明の実施例を図面に基づき、詳細に説明する
。
。
第1図は本発明の一実施例の概略構成図、第2図は第1
図にて実施されたプリント基板カードのインタフェース
整合回路図、第3図は同じく他のインタフェース整合回
路図、第4図は同じくさらに他のインタフェース整合回
路図である。第1図ないし第4図において、接点信号イ
ンタフェース整合装置1は、主としてラック(収納盤)
2)プリント基板カード3、カードリレー4およびフェ
ーズ5からなる。このうち、ラック2は、図示されてい
ない制riO盤内に装備される。複数個、本実施例では
8枚のプリント基板カード3は、このラック2内に設け
られた上部および下部ガードレール6A、6Bを介して
、着脱自在に収納される。
図にて実施されたプリント基板カードのインタフェース
整合回路図、第3図は同じく他のインタフェース整合回
路図、第4図は同じくさらに他のインタフェース整合回
路図である。第1図ないし第4図において、接点信号イ
ンタフェース整合装置1は、主としてラック(収納盤)
2)プリント基板カード3、カードリレー4およびフェ
ーズ5からなる。このうち、ラック2は、図示されてい
ない制riO盤内に装備される。複数個、本実施例では
8枚のプリント基板カード3は、このラック2内に設け
られた上部および下部ガードレール6A、6Bを介して
、着脱自在に収納される。
また、このプリント基板カード3には、複数個、本実施
例では8個のカードリレー4が配置され、前面にはそれ
ぞれのカードリレー4が動作したかどうかを確認し得る
同じく8個の動作表示用発光ダイオード7、それぞれの
信号回路の負荷側を短絡保護するための同じく8個のフ
ェーズ5およびそれぞれの信号回路の名称を記入するシ
ール9が取付けられている。
例では8個のカードリレー4が配置され、前面にはそれ
ぞれのカードリレー4が動作したかどうかを確認し得る
同じく8個の動作表示用発光ダイオード7、それぞれの
信号回路の負荷側を短絡保護するための同じく8個のフ
ェーズ5およびそれぞれの信号回路の名称を記入するシ
ール9が取付けられている。
なお、第2図ないし第4図に示すように、プリント基板
カード3.3A、3Bは、インタフェースの仕様に応じ
て、複数種用意され、複数個、本実施例では8個の接点
信号インタフェース整合回路でそれぞれ構成されて、予
め用意され、ラック2の内部に最大3x3=641[!
]の回路として収納される。なお、第3図に示す8はサ
ージ電圧を吸収するべく設けられたサージ吸収素子であ
る。
カード3.3A、3Bは、インタフェースの仕様に応じ
て、複数種用意され、複数個、本実施例では8個の接点
信号インタフェース整合回路でそれぞれ構成されて、予
め用意され、ラック2の内部に最大3x3=641[!
]の回路として収納される。なお、第3図に示す8はサ
ージ電圧を吸収するべく設けられたサージ吸収素子であ
る。
これらの回路は、ラック2の裏面でラッピング配線によ
って、相手方の外部装置との接続端子に接続され、入力
側、出力側のいずれの結線も固定的に接続されて、所要
のインタフェース整合回路が形成される。
って、相手方の外部装置との接続端子に接続され、入力
側、出力側のいずれの結線も固定的に接続されて、所要
のインタフェース整合回路が形成される。
次に、第5図は本発明のにおけるインタフェース整合の
実施状態を示す総合接続図である。図において第1図お
よび第2図と同一の機能を有する部分には、同一の符号
が付されている。接点信号インタフェース整合装置1は
、ラック2に収納さ−れ、外部装@A、B、Cとの間の
インタフェース整合を実施しする。外部接続端子台10
は、この整合装置1に設けられ、内部配線は固定的に予
め結線されて、外部装置B、Cの負荷の種別、仕様に応
じて、選択的に外部結線を実施するのみで、所要のイン
タフェース整合回路が容易に形成される。
実施状態を示す総合接続図である。図において第1図お
よび第2図と同一の機能を有する部分には、同一の符号
が付されている。接点信号インタフェース整合装置1は
、ラック2に収納さ−れ、外部装@A、B、Cとの間の
インタフェース整合を実施しする。外部接続端子台10
は、この整合装置1に設けられ、内部配線は固定的に予
め結線されて、外部装置B、Cの負荷の種別、仕様に応
じて、選択的に外部結線を実施するのみで、所要のイン
タフェース整合回路が容易に形成される。
なお、オン・オフ動作において大きなサージ電圧を発生
する例えば電磁弁等を負荷とする際に、プリント基板カ
ード3を、第3図に示すプリント基板カード3Aに交換
して使用覆れば、サージ吸収素子8によって、その対応
が十分可能である。
する例えば電磁弁等を負荷とする際に、プリント基板カ
ード3を、第3図に示すプリント基板カード3Aに交換
して使用覆れば、サージ吸収素子8によって、その対応
が十分可能である。
さらに、第5図は外部装置Aから接点信号インタフェー
ス整合装置1を経て、外部装置B、Cへそれぞれ出力す
る場合を示すも、プリント基板カード3を、第4図にお
けるプリント基板カード3Bに交換すれば、外部装置8
.0から外部装置Aへ入力される信号のインタフェース
整合も、同様′)に可能であることは勿論である。
ス整合装置1を経て、外部装置B、Cへそれぞれ出力す
る場合を示すも、プリント基板カード3を、第4図にお
けるプリント基板カード3Bに交換すれば、外部装置8
.0から外部装置Aへ入力される信号のインタフェース
整合も、同様′)に可能であることは勿論である。
、′、:、X
(発明の効果)
以上に説明するように、本発明によれば、盤内に装備さ
れるラックと、このラックに収納される複数種・複数個
のプリント基板カードと、このプリント基板カードに実
装される複数個のカードリレーとを設けることにより、
前記プリント基板カードが前記ラックの裏面にて外部接
続端子と固定的に結線され、所要の接点信号インタフェ
ース整合回路を形成するから、従来技術の問題点が有効
に解決され、その構成が小形化され、高密度実装が可能
で、インタフェース仕様の変更に対しても、プリント基
板カードの交換または外部接続端子台における外部結線
の接続換えのみで、容易に対応できる。ラック裏面の結
線が固定であるから、仕込み生産が可能となり、実装効
率の向上と相俟って、製作工程が短縮される等の効果を
奏する。
れるラックと、このラックに収納される複数種・複数個
のプリント基板カードと、このプリント基板カードに実
装される複数個のカードリレーとを設けることにより、
前記プリント基板カードが前記ラックの裏面にて外部接
続端子と固定的に結線され、所要の接点信号インタフェ
ース整合回路を形成するから、従来技術の問題点が有効
に解決され、その構成が小形化され、高密度実装が可能
で、インタフェース仕様の変更に対しても、プリント基
板カードの交換または外部接続端子台における外部結線
の接続換えのみで、容易に対応できる。ラック裏面の結
線が固定であるから、仕込み生産が可能となり、実装効
率の向上と相俟って、製作工程が短縮される等の効果を
奏する。
第1図は本発明の一実施例の坂路構成図、第2図ないし
第4図は第1図にて実施されたプリント基板カードのイ
ンタフェース整合回路図、第5図は本発明におけるイン
タフェース整合の実施状態を示す総合接続図である。 1:接点信号インタフェース整合装置、2ニラツク、3
.3A、3Bニブリント基板カード、4:力−ドリレー
、7:光光ダイオード、8:サージ吸収素子、10:外
部接続端子台。 特許出イ人 富士電機株式会社 広和システム株式会社
第4図は第1図にて実施されたプリント基板カードのイ
ンタフェース整合回路図、第5図は本発明におけるイン
タフェース整合の実施状態を示す総合接続図である。 1:接点信号インタフェース整合装置、2ニラツク、3
.3A、3Bニブリント基板カード、4:力−ドリレー
、7:光光ダイオード、8:サージ吸収素子、10:外
部接続端子台。 特許出イ人 富士電機株式会社 広和システム株式会社
Claims (1)
- 【特許請求の範囲】 1)盤の内部に設けられ異なる外部装置との間の入出力
の整合を取る接点信号インタフェース整合装置において
、前記盤の内部に装備されたラックと、このラックに収
納された複数種のプリント基板カードと、このプリント
基板カードに実装された複数個のカードリレーおよびフ
ェーズとを備え、前記プリント基板カードが前記ラック
の裏面にて前記外部装置と結合され所定のインタフェー
ス整合回路を形成したことを特徴とする接点信号インタ
フェース整合装置。 2)特許請求の範囲第1項に記載の接点信号インタフェ
ース整合装置において、ラックと盤の内部に設けられた
外部接続端子との間の結線を複数種のプリント基板カー
ドに共通とし固定化してなることを特徴とする接点信号
インタフェース整合装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62313993A JPH01155688A (ja) | 1987-12-14 | 1987-12-14 | 接点信号インタフェース整合装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62313993A JPH01155688A (ja) | 1987-12-14 | 1987-12-14 | 接点信号インタフェース整合装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01155688A true JPH01155688A (ja) | 1989-06-19 |
Family
ID=18047933
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62313993A Pending JPH01155688A (ja) | 1987-12-14 | 1987-12-14 | 接点信号インタフェース整合装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01155688A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003219516A (ja) * | 2002-01-18 | 2003-07-31 | Mitsubishi Electric Corp | 受配電設備の中間接続ユニット |
-
1987
- 1987-12-14 JP JP62313993A patent/JPH01155688A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003219516A (ja) * | 2002-01-18 | 2003-07-31 | Mitsubishi Electric Corp | 受配電設備の中間接続ユニット |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5984734A (en) | Modular input/output system with flexible interface with field wiring | |
| US2898522A (en) | Circuit package | |
| US7579689B2 (en) | Integrated circuit package, and a method for producing an integrated circuit package having two dies with input and output terminals of integrated circuits of the dies directly addressable for testing of the package | |
| JPS6388770A (ja) | 入出力ユニツトの端子台 | |
| JP2568628B2 (ja) | Icソケット | |
| JPH0742048U (ja) | 電気接続装置 | |
| JPS6011561Y2 (ja) | プリント基板配線装置 | |
| JPS63188894A (ja) | Rom基板 | |
| JPS6355874A (ja) | 端子台装置 | |
| JPS6372075A (ja) | コネクタ | |
| JPH05102626A (ja) | プリント基板 | |
| JPS59104190U (ja) | 電子機器 | |
| JPH03241794A (ja) | 活線挿抜方式 | |
| JPS5872948U (ja) | 電話用線路保安モジユ−ル | |
| JPS61134826A (ja) | バスライン装置 | |
| JPS6069727A (ja) | キ−ボ−ド装置 | |
| JPH07153341A (ja) | 電子機器 | |
| JPS59214116A (ja) | デイツプスイツチ | |
| JPH0593046U (ja) | 抵抗アレイ付きチップモジュール | |
| JPH03220754A (ja) | 回路基板 | |
| JPS63258053A (ja) | Fetバイアス回路 | |
| JPH03253908A (ja) | プログラマブルコントローラのコモン増設端子台 | |
| JPH0278118A (ja) | スイッチモジュール | |
| JPH0225174U (ja) | ||
| JPS62117285A (ja) | 電気装置構造 |